4. DAHA BÜYÜK TASARIMLARLA ÇALIŞMAK
4.2. Hiyerarşik Tasarım
Hiyerarşik bloklar ve altdevreler işlevsel olarak yönetilebilir parçalar halindeki bir tasarımın ilgili parçalarını düzenlemek için kullanılır. Multisim’in hiyerarşik işlevselliği alt bağlantılı devrelerin bir hiyerarşisini yapmanıza, devre tasarımlarınızın yeniden kullanılabilirliğini arttırmak ve tasarımcının bir grup arasında tutarlılık sağlamasına izin verir. Örneğin devrelerde yaygın olarak kullanılan bir kütüphane oluşturabilir bir merkezi konumda saklayabilirsiniz. Bu devreler devre tasarımının diğer seviyelerinde oluşturmada kullanılan daha karmaşık devreler içeriyor olabilir. Altbağlantılı devreler birbirine bağlı ve otomatik güncelleştirilebilir olduğundan ilgili devreler için yapılan ayrıntılandırmaların yanında bütün ilgili devrelerde gerçekleştirilmesini sağlayabilirsiniz. Bu olanak sağlar, örneğin, bir karmaşık proje tek tek takım üyeleri tarafından tamamlanması için alt bağlantılı daha küçük devrelere bölünebilir. Hiyerarşik bloklar ve altdevreler, orijinal devre ile saklanan altdevreler olması ve ana dosyadan referans alan bireysel devre dosyaları hiyerarşik bloklar olması dışında benzerdir. Bağlantı yöntemi HB/SC konektör kullanılarak her ikisi ile aynıdır. Altdevrelerin yönetimi kolaydır, yanlışlıkla onların referansları olan devrelerden ayrılamazlar. Hiyerarşik bloklar çoklu tasarımlar arasında iç içe geçmiş devreler yeniden kullanıldığında veya aynı tasarım üzerinde birden çok tasarımcı çalışıyorken faydalıdır.
Hiyerarşik blok kullanıldığında blok düzenlenebilen ayrı bir şema dosyası olarak kalır. Devre yerleştirildiğinde devre ve blok arasındaki bağlantılar aktif bir linktir – eğer B devresinin bir bloğunu A devresinin içerisine yerleştirirseniz, A devresini ayrı açabilirsiniz, gerekli değişiklikleri yapabilirsiniz ve bu değişiklikler ve A devresinde kullanılan diğer herhangi devrelerde ve ileriki zamanda onu açtığınızda B devresinde yansıtılır.
4.2.1. İç İçe Geçmiş Devreler
Multisim’de bir devre dosyası açıldığında veya oluşturulduğunda tanımı gereği geçerli tasarımın üst seviye devresidir. Bütün devreler diğerlerine referans olabilir, gömülebilir (altdevre) veya devre karmaşıklığını kontrol etmek için yapılan bloklar gibi davranan iç içe geçmiş devreler (hiyerarşik bloklar) link olabilir. Buna ek olarak, herhangi bir devre (iç içe geçmiş veya başka türlü), anlayış ve yazdırma kolaylığı için birden fazla sayfalarda yer alabilecektir. Design Toolbox’daki Hierarchy sekmesi açık tasarımın grafiksel bir görüntüsünü görüntüler.
Eğer bir tasarımda iç içe geçmiş olan bir devre birden çok kez kullanılırsa hiyerarşi görünümünde birden çok kez görüntülenecektir ve ana çalışma alanında birden çok sekme olacaktır. Her bir görünüm iç içe geçmiş olan bir devrenin kullanımının bir örneğidir. Kullanım örnekleri, onlara ulaşmak için kullanılan referanslar isimleri tarafından oluşturulan bir yol ile tanımlanır. Yukarıdaki basit örnekte alt devre “sub”
elde etmek için iki yol vardır: biri devre1’de X1 referans geçişi ve X2 referans geçişidir.
Bir istisna dışında (RefDes atama), kullanımının bir örneği için yapılan düzenlemeler, diğer hepsine yansıtılır (aslında değiştirilmiş olan aynı devre için). Farklı görünümler simülasyon onları ayırdığı için her bir kullanım örneğini korunur. Böylece eğer bir prob alt devrenin (sub) X1 örneğindeki IO1 ağı üzerinde sürüklenirse, o X2 örneğindeki ağ üzerinde sürüklendiğinden farklı bir gerilim gösterebilir.
4.2.2. İç İçe Geçmiş Bir Devrede Bileşen Numaralandırma
Bir tasarımdaki her parça tek bir referans işaretçisine (RefDes) sahiptir, R5, U2 gibi. Bir bileşen yerleştirildiğinde en yüksek bir sonraki sayıyi izleyerek yerleştirilen parçanın tipik tek bir harfini alarak (direnç için R, kondansatör için C) varsayılan olarak RefDes atanır. Bir tasarımda tek olduğu sürece istediğiniz herhangi bir şey için bunu düzenleyebilirsiniz. Çok seçimli parçaların durumunda RefDes bölüm tanımlayıcısı içerecektir.
Parça için RefDes’in ataması üst seviye devre ile saklanır ve iç içe geçmiş herhangi bir devre ile değildir.
Bu tasarımda aynı iç içe geçmiş devre birden çok kez görüntülenebilir olduğu içindir. İç içe geçmiş bir devre ile ilişkili olan RefDes olursa, bu durumda yinelenen bir RefDes görünecektir. Bu durum için kullanımın her bir örneği ile ilişkili olan üst seviye bir devredir. Böylece üst seviye devre2 geçişi açılan aynı hiyerarşik blokdaki gibi aynı bütün bileşenler olacak, üst seviye devre 1 hiyerarşik blok açılacak, ancak bunlar farklı RefDes’ler olacaktır.
Yukarıdaki örnekte alt devreyi “sub” iki kez referans alan devre 1’i göreceğiz. Bileşenlerin altdevredeki yerleşimi, kablolaması ve ağ isimleri iki örnekte tanımlanır (“sub” aynı altdevrede, hepsi olduğu için).
Ancak, diğer bileşenlerin örnek bileşen için RefDes’in arasındaki ilişki Devre1 tasarım içeriği tarafından yönetildiği ve saklandığı gibi RefDes’leri farklıdır.
4.2.3. İç İçe Geçmiş Devrelerde Ağ Numaralandırma
Ağ isimleri çok sayfalı devrelerin bütün sayfaları arasında tektir. Ancak, ağ isimleri iç içe geçmiş devrelerde tekrarlanabilir. Bu herhangi bir belirsizliğe neden olmaz, ancak, iç içe geçmiş devrelerde ağlarının “gerçek” isimleri gibi devre örneğine ulaşmak için noktayla ayrılmış referans yolu beklemede oluşmaktadır. Aşağıdaki şemada
, '
X1.IO1' üst düzey devre RefDes'
X1' tarafından başvurulan alt devrede net sayısı IO1’in tam adıdır.4.2.4. Genel Ağlar
Belirli ön tanımlı adlandırılmış ağlar bütün bir tasarım üzerinde geneldir – hiyerarşi içinde veya herhangi bir sayfada herhangi bir seviyede bir genel ağ herhangi bir zamanda, bu ayrılmış ağların biri için yeniden isimlendirilmiştir. Bu ayrılmış genel ağlar 0, GND, VCC, VDD, VEE ve VSS’dir. 0 ağı analog toprak için karşılık ve bütün gerilimler için simülasyon süresince referanstır. GND dijital topraktır (bu ili toprak ağları yalıtmak için istenilen PCB düzeninin amacı için ortaktır).
Not
PCB düzeni işlemi süresince analog ve dijital toprağı ayrı tutmak istiyorsanız, Sheet Properties’in PCB sekmesindeki Connect digital ground to analog ground onay kutusunu şemanızı Ultiboard’a göndermeden önce seçilmemiş olduğundan emin olun.
“T” sembolü kullanılan VCC, VDD gibi bileşenler veya üçgen sembol kullanılan GND gibi bileşenler istediğiniz gibi yeniden isimlendirebilirsiniz. Bir kablo bir bileşene takıldığında, onun ağ ismi otomatik olarak bileşenin ağ ismine değiştirilir. Örneğin, aşağıdaki şekilde VCC yerleştirilmiştir ve sonra bileşen üzerine çift tıklayarak “power” olarak yeniden isimlendirilir ve “power” için RefDes değişir. Ağ ismi yeni bileşenin RefDes değerine eşleştirmek için otomatik olarak “power” olarak değiştirildi.
Kapalı sayfa konektörleri kullanmaksızın çok sayfalı devredeki sayfalar arasında geçişi ağlar bu yolla oluşturur. Eğer sembol iç içe geçmiş devre içinde (HB veya SC) yerleştirilirse eklenmiş ağ üst seviye ağ olarak yeniden isimlendirilir ve aynı isimli üst seviyede diğer ağlarla ilişkilidir. Örneğin, üst seviye devreden X1 tarafından başvurulan altdevrede “güç” isimli ağ “X1.power” ağının ismi normal olarak yeniden yazılmaktadır. Bu tasarımda iç içe geçmiş diğer veya üst seviye devrede diğer herhangi power isimli ağ için tek ağ olarak yapılır (aynı alt devrenin örneğini diğerleri kullansa bile). Ancak, “güç” olarak yeniden isimlendirilen “T” bileşeni yerleştirilir ve sonra basitçe “güç” olarak anılan ağda sonuçlanması için bir kablo eklenir. Bu "güç" olarak adlandırılan tüm bu ağlar arasında sanal bir kablolama durumu oluşturur.
Dolayısıyla, bu iç içe geçmiş devre içine gömülü olsa bile en üst ağ ismi olarak ifade edilebilir bir düzenektir.
“gücün” bütün örnekleri burada gösterilmiştir.
4.2.5. Bir Hiyerarşik Blok Ekleme Yeni bir hiyerarşik blok eklemek için:
1. Hierarchical Block Properties iletişim kutusu görüntülemek için Place / New Hierarchical Block seçin.
2. Bir dosya ismi girin veya
3. Browse üzerine tıklayın, hiyerarşik bloku saklamak istediğiniz klasöre gidin ve Save tıklayın.
Hierarchical Block Properties iletişim kutusuna geri döneceksiniz.
4. İstediğiniz pinlerin sayısını girin ve OK tıklayın. Yeni hiyerarşik bloğun hayali resmi görüntülenir.
Hiyerarşik bloğu görüntülemek istediğiniz yere tıklayın.
5. Yeni hiyerarşik blok üzerine çift tıklayın ve görünen Hierachical Block / Subcircuit iletişim kutusunun Label sekmesinden Edit HB/SC seçin. Yalnızca girilen pinleri içeren bir devre penceresi görüntülenir.
6. Yerleştirin ve yeni hiyerarşik blokta istediğiniz gibi bileşenleri kablolayın.
7. Aşağıdaki örnekteki gibi devre içerisinde hiyerarşik bloğu kablolayın.
8. Devreyi kaydedin.
Not
Eğer bir ana devreye göre bir hiyerarşik bloğu taşımak veya yeniden isimlendirmek istiyorsanız, Multisim’in onu bulması mümkün değildir. Bu durumda hiyerarşik blok için yeni konumu sağlamanızı soracak olan bir iletişim kutusu görünecektir.
4.2.5.1. Mevcut Bir Dosyadan Bir HB Yerleştirme Mevcut bir dosyadan bir hiyerarşik blok eklemek için:
1. Place / Hierarchical Block from File seçin, istediğiniz dosyaya ulaşın ve Open tıklayın. Devre çalışma alanına yerleştirilir.
2. Eğer zaten mevcut değilse HB’ye HB/SC konektörler eklemeniz gerekebilir.
Bunu yapmak için yerleştirilen HB’in üzerine çift tıklayın ve Edit HB/SC seçin.
Place / Connectors / HB/SC Connector seçin ve istediğiniz gibi konektörü yerleştirin ve kablolayın.
Ana devreye geri döndüğünüzde HB için sembol eklediğiniz konektörlerin sayısı için pinler içerecektir.
Not
Eğer hiyerarşik bloğun örnekleri zaten yerleştirilmişse aşağıdaki iletişim kutusu görüntülenir:
Yeni hiyerarşik blokta gruplama bilgisini atamak için kullanmak istediğniz hiyerarşik bloğu seçin ve OK tıklayın.
4.2.5.2. HB ile Bileşenleri Yeniden Yerleştirme
Bir hiyerarşik blok ile bir şemanın bir kısmını yerleştirmek için:
1. Çalışma alanında istediğiniz bileşenleri ve ağları seçin.
2. Place / Replace by Hierarchical Block seçin. Hierarchical Block Properties iletişim kutusu görüntülenir.
İstediğiniz dosya ismini girin ve OK tıklayın.
3. Seçim devre içine doğru kablolanmış olan HB sembolü olarak yeniden yerleştirilir.
4.2.6. Bir Altdevre Ekleme Yeni bir altdevre eklemek için:
1. Place / New Subcircuit seçin. Subcircuit Name iletişim kutusu görüntülenir.
2. Altdevre için kullanmak istediğiniz ismi girin, örneğin, “güç kaynağı” ve OK tıklayın. İmleç yerleştirilmeye hazır olan altdevreyi işaret eden altdevrenin hayali resmi için değişir.
3. Altdevreyi yerleştirmek istediğiniz devredeki konuma tıklayın (eğer gerekliyse onu daha sonra taşıyabilirsiniz).
Altdevre ismi ile bir simge devre penceresinde istediğiniz konumda altdevre görünür.
4. Yeni altdevre üzerine çift tıklayın ve görüntülenen Hierarchical Block / Subcircuit iletişim kutusunun Label sekmesinden Edit HB/SC seçin. Boş devre penceresi görüntülenir.
5. Yeni hiyerarşik blokta istediğiniz gib bileşenleri yerleştirin ve kablolayın.
6. Place / Connectors / HB/SC Connector seçin ve istediğiniz gibi konektörleri yerleştirin ve bağlayın.
Diğer gerekli HB/SC konektörler için tekrarlayın.
Ana devreye geri döndüğünüzde altdevre için sembol eklediğiniz konektörlerin sayıları için pinler içerecektir.
7. Her zamanki gibi ana devreye alt devrelerinden pinleri kablolayınız.
Aynı altdevrenin diğer örneklerini yerleştirmek için:
1. Çalışma alanında istediğiniz altdevreyi seçin ve Edit / Copy seçin.
2. Çalışma alanı üzerine altdevrenin kopyasını yerleştirmek için Edit / Paste seçin.
Not
Kopyası orijinal altdevreden aynı dosyada yapıştılabilir olmalıdır.
4.2.6.1. Bir SC’de Bileşenleri Yeniden Yerleştirmek
Bir altdevrede (SC) şemanın bir kısmını yeniden yerleştirmek için:
1. Çalışma alanında istediğiniz bileşenleri ve ağları seçin.
2. Place / Replace by Subcircuit seçin. Subcircuit Name iletişim kutusu görüntülenir.
3. Altdevre için kullanmak istediğiniz ismi girin ve OK tıklayın. Devre içerisine doğru olarak kablolanmış olan SC sembolü olarak yeniden yerleştirilir.
4.2.7. Ana Sayfa Görüntüleme
Bir altdevre veya hiyerarşik blok görüntülendiğinde ana sayfaya onu kolaylıkla taşıyabilirsiniz. Aynı anda birçok devrelerin açık olduğunda özellikle faydalıdır.
Bir aktif altdevre veya hiyerarşik bloğun ana devresini görüntülemek için View / Parent Sheet seçin.
Not
Bu komut hiyerarşisinde bir sonraki devre yukarı hareket edecektir. Eğer birden fazla iç içe geçmiş devre var ve görüntüleniyorsa, örneğin, bir altdevre içinde bir altdevre hiyerarşinin en üstüne taşıyamazsınız.