Somali Sahilleri ve Avrupalı Güçler

A t ´ecnica de capacitores chaveados nasceu da ideia de que uma resist ˆencia pode comparar-se a um agente que transporta carga de um ponto a outro em um tempo determinado. Podemos obter um comportamento semelhante ao resistor atrav ´es de um capacitor chaveado a uma frequ ˆencia fS, levando certa carga desde um ponto `a

outro [31].

Figura 3.5: Equivalente resistivo utilizando capacitores chaveados

A corrente da figura 3.5, vai do ponto A ao ponto B, em ambos os circuitos. No caso do resistor, esta corrente ´e dada por IAB = R(VA− VB). No caso do capacitor, pode-

se obter a corrente em func¸ ˜ao da carga deslocada (Q = CV ) e do tempo que leva (inversa da frequ ˆencia de amostragem oufS). Assim ´e obtida a seguinte express ˜ao:

IAB =

CS(VA− VB)

3.3 Implementac¸ ˜ao do modulador Sigma-Delta com blocos anal ´ogicos 31

Portanto, fazendo uma comparac¸ ˜ao das equac¸ ˜oes de corrente, a resist ˆencia equi- valente no caso do capacitor chaveado ´e igual que (CSfS)−1. A base dos circuitos

chaveados s ˜ao as chaves, as quais s ˜ao compostas por transistores funcionando em corte e saturac¸ ˜ao. Estas chaves podem ser do tipo-N (figura 3.6 a), tipo-P (figura

3.6 b) ou com ambos transistores (chave complementar) (figura 3.6 c). Geralmente s ˜ao escolhidas as chaves complementares para ter uma faixa de entradaf ull-scale e para diminuir as resist ˆencia das chaves, diminuindo o tempo de resposta dos circuitos chaveados.

a) Chave do Tipo-N b) Chave do Tipo-P c) Chave Complementar

Figura 3.6: Implementac¸ ˜ao das chaves anal ´ogicas

A resist ˆenciaRDS equivalente da chave complementar,RDS,eq, ´e igual ao paralelo das

resist ˆenciasRDS na porc¸ ˜ao linear da regi ˜ao de triodo dos transistores tipo-N e tipo-P.

A express ˜ao da resist ˆenciaRDS,eq ´e mostrada na equac¸ ˜ao 3.12.

RDS,eq = 1 µnCox( WN LN )(VDD− VT HN) − [µnCox( WN LN ) − µ PCox( WP LP )]Vin− µPCox( WP LP )|V T HP| (3.12) Na equac¸ ˜ao anterior WN, LN, WP e LP s ˜ao as dimens ˜oes dos transistores; VT HP e

VT HN s ˜ao as tens ˜oes limiar dos transistores;µN eµP s ˜ao as mobilidades dos transis-

tores eCOX ´e a capacit ˆancia por ´area do ´oxido de porta do transistor. Pode-se deduzir

da equac¸ ˜ao anterior, que para eliminar a depend ˆencia de RON,eq de Vin, os fatores

µnCox( WN LN ) e µPCox( WP LP

) devem ser iguais.

Para sinais de entrada de alta velocidade ´e importante que os transistores tipo-N e tipo-P das chaves complementares desliguem simultaneamente. Quando existe um atraso entre estes transistores o sinal de sa´ıda cont´ınua seguindo o sinal de entrada at ´e o ´ultimo transistor desligar. Isto pode gerar distorc¸ ˜ao no sinal amostrado. Para solucionar este problema ´e recomendado utilizar o circuito da figura3.7, o qual utiliza

uma chave complementar para duplicar o atraso do inversor de entrada, sincronizando os sinaisCK e CK que controlam s ´o transistores[31].

Figura 3.7: Circuito para obter sinais de Clock complementares

Chaves com transistores n ˜ao s ˜ao ideais e podem introduzir erros e n ˜ao linearidades no funcionamento do circuito. Existem tr ˆes tipos de mecanismos que introduzem erro na operac¸ ˜ao das chaves com transistores MOS: Injec¸ ˜ao de carga,Clock F eedthrough e ru´ıdokT /C. Estas n ˜ao idealidades ser ˜ao explicadas a seguir.

3.3.1.1 Injec¸ ˜ao de Carga

Para explicar a injec¸ ˜ao de carga ser ´a considerado o circuito de amostragem da figura

3.8. Quando o transistor MOS est ´a conduzindo, um canal deve existir abaixo do oxido de porta. AssumindoVin ≈ Vout, a carga do canalQchpode ser expressa pela equac¸ ˜ao

3.13.

Qch = WNLNCox(VCK − Vin− VT HN) (3.13)

Figura 3.8: Injec¸ ˜ao de carga quando o transistor desliga

Quando o transistor ´e desativado esta carga passa para o dreno e fonte. Por um lado a carga injetada no dreno ´e absorvida pela entrada e n ˜ao produz erro. Por outro lado

3.3 Implementac¸ ˜ao do modulador Sigma-Delta com blocos anal ´ogicos 33

a carga injetada na fonte ´e depositada emCH , introduzindo um erro na tens ˜ao carre-

gada no capacitor. A proporc¸ ˜ao de carga que vai para a fonte ´e dif´ıcil de determinar e depende de muitos fatores. Neste projeto consideraremos que toda a cargaQchpassa

para fonte. Assumindo que toda a carga ´e armazenada na capacit ˆancia CH, o erro

resultante pode-se expressar pela equac¸ ˜ao3.14.

∆V = WNLNCox(VCK− Vin− VT HN) CH

(3.14) A partir da equac¸ ˜ao3.14pode-se obter a relac¸ ˜ao entre as tens ˜oes de entrada e sa´ıda da chave: Vout = Vin− ∆V = Vin(1 + WNLNCox CH ) + WNLNCox CH (VCK− VT HN) (3.15)

Como podemos deduzir da equac¸ ˜ao3.15a injec¸ ˜ao de carga introduz erros de ganho e de Of f set. Para eliminar o erro no ganho ´e utilizada a t ´ecnica de defasagem de rel ´ogio. Para eliminar o erro de Of f set s ˜ao utilizadas estruturas diferenciais [31]. Estas t ´ecnicas ser ˜ao explicadas na parte do integrador.

3.3.1.2 Clock F eedthrough

Uma chave com transistores MOS acopla as transic¸ ˜oes do sinal de CLK, atrav ´es das capacit ˆancias deoverlap (porta-dreno e porta-fonte), aos sinais de dreno e fonte gerando umOf f set igual a:

∆V = VCK(WN,PCOV) WN,PCOV + CH

(3.16) ondeCOV ´e a capacit ˆancia de overlap por unidade de largura e VCK ´e o sinal de Clock

ligado na porta do transistor da chave.

O erro ∆V ´e independente do sinal de entrada. ´E por isto que pode ser considerado comoOf f set e pode ser removido facilmente por uma estrutura diferencial [31].

3.3.1.3 Ru´ıdo kT /C

Este ru´ıdo ´e produzido pelo ru´ıdo t ´ermico associado aos transistores das chaves. Para obter o valor do ru´ıdo kT/C ´e utilizado o modelo do circuito amostrador mostrado na

figura3.9.

Figura 3.9: Circuito de Amostragem

Na figura 3.9 a) quando a chave S1 fecha, o capacitor CS ´e carregado. Na figura 3.9

b) ´e mostrado o circuito equivalente para estimac¸ ˜ao do ru´ıdo, onde RS representa a

resist ˆencia da chave fechada em s ´erie com a resist ˆencia da fonte,Ri. A densidade es-

pectral de pot ˆencia contribu´ıdo pela resist ˆenciaRS ´e t ´ermica e igual a vn,Rs2 = 4kT Rs. A

redeRSCS forma um filtro passa-baixa que faz que a densidade espectral de pot ˆencia

no capacitor seja igual do que a equac¸ ˜ao3.17:

∆V_n,Cs2 (w) = 4kT RS 1 + (wRSCS)2

(3.17) A pot ˆencia do ru´ıdo total ´e dado pela integral da densidade espectral de pot ˆencia do capacitorCS em toda a banda. Assim, a pot ˆencia total armazenada emCs quando a

chave abre pode ser expressa pela equac¸ ˜ao3.18.

Pn,ktc = Z ∞ 0 4kT RSdf 1 + (2πf RSCS)2 = kT Cs (3.18)

Como pode ser visto na equac¸ ˜ao3.18, a pot ˆencia do ru´ıdo n ˜ao depende da resist ˆencia Rs devido ao fato de que ao aumentar o valor de RS o ru´ıdo t ´ermico aumenta, mas o

filtroRC tem sua banda reduzida compensando o efeito do aumento do ru´ıdo.