Os transistores FinFET podem ser considerados como uma evolução do dispositivo DELTA 34, o primeiro dispositivo de porta dupla já fabricado. Assim como ocorre com o DELTA, o dispositivo FinFET apresenta canais de condução verticais diferentemente do transistor planar. Deste modo, o FinFET é fabricado sobre uma ilha de silício alta e estreita, que é chamada de finger, leg ou simplesmente fin. A estrutura FinFET é bastante similar à DELTA e só difere desta última devido à presença de uma camada dielétrica, chamada hard mask, no topo da camada de silício. Este dielétrico evita a inversão dos cantos superiores do dispositivo, prevenindo a formação de canais parasitas. Na Figura 2.1, podem-se observar as estruturas esquemáticas do dispositivo DELTA e do FinFET.
Embora o dispositivo DELTA apresente portas nas laterais e no topo da camada de silício, este transistor pode ser considerado como um dispositivo de porta dupla já que a altura do fin é bem superior à sua largura 43. No entanto, atualmente, existem alguns dispositivos chamados Trigate em que a largura e a altura do fin são mais próximas, fazendo com que o seu comportamento seja o de um dispositivo de porta tripla. Em algumas literaturas, dispositivos semelhantes a este são considerados triple
(A) (B)
Figura 2.1 – Estruturas de transistores de porta dupla: (A) FinFET e (B) MOSFET DELTA.
FinFETs de porta dupla ou tripla possuem diversas características que os tornam mais atrativos que dispositivos de porta simples com dimensões similares. A tecnologia de múltiplas portas apresenta melhores resultados em termos de transcondutância (gm),
efeitos de canal curto, inclinação de sublimiar (S) e intensidade de corrente (IDS), entre
outros 1. Estas características, além de outras, serão detalhadas a seguir.
Uma importante vantagem apresentada por dispositivos de múltiplas portas, diz respeito à maior transcondutância quando comparado a dispositivos de porta simples. A transcondutância é definida como a derivada da corrente IDS em função da tensão de
porta (VGS) e representa a eficácia do controle da tensão de porta sobre a corrente.
Nestes dispositivos, gm resulta em um valor que pode superar o dobro do valor obtido
em transistores SOI de porta simples 6.
Embora o valor teórico máximo da transcondutância em um dispositivo de porta dupla seja o dobro daquele observado em transistores de porta simples, tais dispositivos podem exibir uma transcondutância ainda maior. Isto se deve ao fenômeno da inversão de volume, presente em dispositivos totalmente depletados (Fully-Depleted
– FD) e inicialmente observado em dispositivos GAAs 6. Este fenômeno, de natureza
quântica, consiste no aumento da concentração de elétrons no interior da camada de silício, diferentemente do que ocorre em transistores de porta simples, onde os portadores de inversão ficam confinados nas proximidades das interfaces entre óxido e silício. Como o espalhamento dos portadores no interior da camada de silício é menor
que nas interfaces 44, a mobilidade efetiva (eff) nas proximidades das interfaces se
torna inferior à apresentada no interior da camada de silício. Este aumento na mobilidade se reflete em um incremento da transcondutância, uma vez que existe uma relação direta entre mobilidade e transcondutância (gm eff).
Por se tratar de um fenômeno quântico, a concentração de elétrons não pode ser calculada unicamente com a solução da equação de Poisson em dispositivos com a presença de inversão de volume, pois esta leva em conta apenas a física clássica. À equação de Poisson, deve-se adicionar a solução da equação de Schrödinger 45, que trata de fenômenos quânticos. Normalmente, a inversão de volume se torna importante em dispositivos de camada de silício com espessura inferior a 30 nm 6. Um esquema da inversão de volume presente em dispositivos de camada fina é mostrado na Figura 2.2.
Poisson Poisson + Schrödinger Profundidade no Silício Profundidade no Silício C on ce nt ra çã o d e E lé tr on s 0 tSi 0 tSi (A) (B)
Figura 2.2 – Esquema da inversão de volume em um MOSFET de porta dupla com filme fino em (A) VGS ≤ VTH e em (B) VGS > VTH 6.
Embora a corrente de dreno tenha relação direta com a mobilidade, IDS é dada,
principalmente, pela razão W/L efetiva e pela tensão de limiar do dispositivo de múltiplas portas. Deste modo, a corrente de dreno é essencialmente igual à soma das correntes fluindo através de todas as interfaces cobertas por óxido de porta. Assim, a corrente através do FinFET porta dupla torna-se próxima ao dobro da corrente do dispositivo convencional de porta simples e a corrente do Trigate é próxima ao triplo da corrente do dispositivo convencional (considerando as três portas com comprimentos de canal semelhantes) 46. Entretanto, a corrente final costuma ser menor que o valor
alteração conforme a orientação cristalográfica do silício. A mobilidade dos elétrons nas superfícies laterais costuma ser inferior à da superfície superior, já que as laterais costumam ter orientação (110), enquanto que o topo da lâmina tem orientação (100) 47.
Com o objetivo de aumentar a corrente, são utilizados multi-dedos, ou seja, diversos fins são conectados em paralelo, de forma que a corrente total seja dada pela corrente de cada fin multiplicado pelo número de fins (considerando que a mobilidade seja igual em todas as interfaces óxido-silício). Uma estrutura multi-dedos ou multi-fins é representada na Figura 2.3. A corrente apresentada pelo transistor multi-fins (IDmulti) é
relacionada com aquela que flui em um transistor planar por unidade de largura de canal (ID0) através da equação (2.1).
Figura 2.3 – Estrutura multi-dedos ou multi-fins.
P H 2 W I I fin fin 0 D Dmulti (2.1)onde Hfin é a altura de um fin e P é o período da estrutura, ou seja, a distância entre o
início de um fin e o seu subseqüente. Para que a estrutura multi-fin seja vantajosa, a corrente IDmulti deverá ser maior que ID0. Em dispositivos de porta tripla, onde a largura e
a altura do fin são iguais, P deve ser menor que 3Wfin para que a corrente no multi-fin
seja maior que em um dispositivo de porta simples de dimensões equivalentes 48. Assim como em outros dispositivos de múltiplas portas, nos FinFETs a tensão de limiar se dá em valores inferiores ao dobro do potencial de Fermi (F) devido ao
mecanismo de inversão fraca 49. Para dispositivos extremamente estreitos, no entanto, a condução poderá ocorrer em valores superiores a 2F 19. Dispositivos de porta tripla
prematura da região onde existe a união das portas laterais com a porta superior, dando origem a correntes parasitas indesejáveis, devido à maior influência do campo nestas regiões. O efeito de canto pode ser atenuado ou mesmo suprimido ao se utilizar cantos com grandes raios de curvatura ou uma dopagem reduzida no canal. Neste caso, a tensão de limiar pode ser controlada com o uso de um midgap material (material com função trabalho próxima à do silício intrínseco – em torno de 4,7 eV) como material de porta 50.
Outro parâmetro de suma importância no estudo de transistores, especialmente de dimensões submicrométricas, consiste nos efeitos de canal curto (Short Channel
Effects – SCE), que são responsáveis por uma dependência indesejável da tensão de
limiar com o comprimento de canal dos dispositivos 46. Além disso, esses efeitos provocam um aumento da corrente de fuga e uma degradação na inclinação de sublimiar dos dispositivos 46.
Os efeitos de canal curto são provocados pela redução do controle das cargas no interior do canal pela porta. Em transistores de canal curto, o campo elétrico resultante das regiões de depleção de dreno e fonte passam a exercer maior influência nas cargas da região de canal, passando a competir com a porta pelo seu controle. Este efeito é menos pronunciado em transistores de múltiplas portas em comparação aos dispositivos de porta simples, uma vez que ao se aumentar a quantidade de portas de um dispositivo, o controle de cargas na região do canal aumenta 19. A fim de
determinar a influência dos efeitos de canal curto em um FinFET de porta dupla pode- se calcular o comprimento natural da estrutura () que representa a distância de penetração das linhas de campo elétrico do dreno no interior do corpo do dispositivo, expressa através da equação (2.2) 19.
Si OX OX Si t t 2 (2.2)
onde Si e OX são as permissividades do silício e do óxido, tOX a espessura da camada
de óxido e tSi a espessura da camada de silício que, em FinFETs de porta dupla,
planar é dado por OX Si OX Si t t
. Logo, pode-se notar que o valor de é 1/ 2 menor em dispositivos de porta dupla em relação aos planares. Quanto menor for o comprimento natural, maior a imunidade do dispositivo à efeitos de canal curto.
Nos FinFETs de porta tripla, o comprimento natural passa a ter um valor intermediário entre o obtido pela equação (2.2), para dispositivos de porta dupla, e aquele dado pela equação (2.3), para dispositivos de quatro portas.
Si OX OX Si t t 4 (2.3)
Através das equações referentes ao comprimento natural, pode-se determinar as espessuras mínimas das camadas de óxido e de silício para que o dispositivo fique livre dos efeitos de canal curto. Para que isso ocorra, o comprimento de canal do transistor deve ser de 5 a 10 vezes maior que o comprimento natural do dispositivo 51.
Devido à presença de duas ou três portas, a inclinação de sublimiar obtida no dispositivo FinFET, expressa através da equação (2.4), apresenta uma significativa melhora em relação aos transistores convencionais, com valores próximos ao limite teórico de 60 mV/década em temperatura ambiente 19.
) I log( V S DS GS (2.4)
Assim como no caso dos efeitos de canal curto, a melhor inclinação de sublimiar se deve ao maior controle das cargas no interior do canal. No entanto, a inclinação de sublimiar pode adquirir valores superiores se o efeito de redução da barreira junto à fonte induzida pelo dreno (Drain Induced Barrier Lowering – DIBL) estiver presente. O DIBL é definido como uma redução da barreira de potencial junto à fonte induzida pelo campo elétrico na região do dreno, normalmente significante em dispositivos de canal curto. Esta alteração na barreira de potencial faz com que ocorra uma variação da tensão de limiar de um dispositivo ao se incrementar sua tensão de dreno. Em
transistores de múltiplas portas este efeito é sensivelmente menor que em transistores SOI planares 19.
Embora o fenômeno da ionização por impacto altere as características de sublimiar, este fenômeno é sensivelmente menor nos dispositivos de múltiplas portas em relação ao apresentado por dispositivos de porta simples parcialmente ou completamente depletados (Partially e Fully Depleted – PD e FD, respectivamente) 52.