Seri Giriş, Seri Çıkış
Seri-giriş/seri-çıkış kaydıran yazmaçlar bir zaman için bir veri geciktirir. Her bir kaydırma için bir bit veri saklarlar. Bir seri-giriş/seri-çıkış kaydıran yazmacı birden 64 bite kadar uzunlukta olabilir, eğer kaydıranlar ya da paketler birleştirilmişse daha uzun olabilir.
Aşağıdaki basit bir tek aşamalı kaydıran yazmaç kaydırma zamanıyla senkronize olmayan veri almaktadır. D FF tipin (iki duraklı) D pinindeki "veri giriş"i seviyelerini zaman alçaktan yükseğe değiştikçe değiştirmez. Devrenin sayısal mantığını ve güvenilirliğini artırmak için devre kartındaki sistem geniş zamanını veri ile senkronize etmek isteyebiliriz.
Yukarıda açıkça gösterilmiş nokta (aşağıdaki şekille karşılaştırıldığı gibi) "veri giriş" teki her şey D FF tip in D pininde bulunur ve D den çıktı Q ya zamanında transfer edilir.Bizim kaydıran
yazmaçlarımız pozitif kenarlı hassas saklama elemanları bulundurduğundan, zaman geçişleri alçaktan yükseğe olduğunda, yukarıdaki diyagramda oklarla gösterildiği gibi Q çıktısı D girdisini takip eder. O zamanda hangi mantıksal seviyenin bulunduğundan şüphe yoktur çünkü veri zaman kenarlarının öncesinde ve sonrasında gayet kararlıdır. Bu çok-basamaklı kaydıran yazmaçlarda sorunu azaltır. Fakat bu başlangıç için çok basit bir örnektir. Şu an sadece pozitif, alçaktan yükseğe ve zaman kenarını ele aldık. Düşen kenarlar ihmal edildi. Yukarıda zamanla Q nun D yi takip ettiğini görmek çok kolaydır. Bunu pozitif zaman kenarı ile değişen "veri giriş" in gösterildiği aşağıdaki diyagramla karşılaştırın.
Yukarıda "veri giriş" t1 zamanıyla değişiklik gösterdiğine göre, D FF'te zamanla ne görünür? En kısa be basitleştirilmiş cevabı, bir önceki zaman da D de olan veriyi görür. Bu t1 zamanında Q ya taşınan veridir. Doğru dalga biçimi QC dir. t1 anında Q eğer sıfır değilse sıfıra gider. Q zamanının yükseldiği durumda D kaydırıcı zaman t2 olana kadar hiçbir şey görmez.
Yukarıda D deki veri saat zamanında Q ya zamanlandığında ve Q bir dahaki saat zamanına kadar durumunu değiştiremeyeceğinden verinin saate hali hazırda eşzamanlı olması durumunda D FF veriyi bir saat periyodu kadar geciktirir. QA dalga formu bir saat periyodu gecikme ile "veri girişiyle"
aynıdır.
Saat zamanında D tipi Flip-Flop un girişinin ne olduğuna dikkatle bakarsak şunu görürüz. Aşağıdaki şekle baktığımızda, Saat zamanı (yukarıda) ile "giren veri" değişeceğinden, D FF nin ne gördüğünü bulmak için daha fazla bilgiye ihtiyacımız var. Eğer "giren veri" aynı D FF tipinde başka bir kaydıran
yazmaç durumundan ise veri tablosu bilgilerine bakarak bir takım sonuçlar çıkartabiliriz. Sayısal mantık üreticileri ürünleri hakkında veri tablolarında bilgi sağlar, bu bilgiler daha önce sadece veri tablaları denilen bir koleksiyonda bulunabilirdi. Veri tabloları hala vardır; fakat üreticilerin internet sayfaları daha çağdaş bir kaynaktır.
Aşağıdaki bilgiler 5VDC de çalışan CD4006b nin veri tablosundan çıkartılmıştır, bu zamanlamayı gösteren bir örnektir.
[*]
• tS=100ns
• tH=60ns
• tP=200-400ns typ/max
tS kurulum zamanıdır, yani zaman saatinden önce verinin hazır olma zamanı. Bu durumda saatten 100ns önce D de veri bulunmalıdır. Ayrıca sat zamanından sonra veri bekleme zamanı tH=60ns kadar tutulmalıdır. Verinin flip-flop un D sinden Q suna güvenilir bir şekilde akışı için bu iki durum sağlanmalıdır.
Eğer veri başka bir kaydıran yazmaç durumundan geliyorsa önceki bütün saat zamanı süresince veri D de bulunduğundan 60ns lik kurulum zamanının karşılanmasında bir sorun yoktur. Örneğin, 1Mhz lik bir saat frekansı için saat periyodu 1000 µs dir bu da yeterli bir zamandır. Veri saatten önce 1000µs boyunca orada bulunacaktır, bu da minimum gerekli tS zamanı olan 60ns den çok büyük bir zamandır.
Bekleme zamanı tH=60ns karşılanmıştır çünkü başka bir basamağın Q noktasına bağlanan D, önceki basamağın ilerleme gecikmesinden tP=200ns daha hızlı değişemez. Bekleme zamanı önceki D FF in ilerleme gecikmesi bekleme zamanından büyük olduğunda bekleme zamanı karşılanır. Başka bir Q basamağından beslenen D deki veri CD4006b için 200ns den daha hızlı değişmez.
Özetlemek gerekirse, flip-flop lar çok basamaklı bir kaydıran yazmaca dizilirse Q çıkışı D girişini yaklaşık saat zamanıyla izler.
Yukarıda üç basamaklı kaydıran yazmaç oluşturmak için, D tipi üç Flip-Flop Q dan D ye basamaklanmıştır ve saatler paralel hale getirilmiştir.
Yukarıda alternatif bir formda kaydıran yazmaç oluşturmak için Q dan J ye ve Q' den K ya JK tipi FF lar basamaklanmış ve saatlerde paralel hale getirilmiştir.
Bir seri-giriş/seri-çıkış kaydıran yazmacının bir saat girişi, bir veri girişi ve son basamaktan gelen bir veri çıkışı vardır. Genelde diğer basamak çıkışları mevcut değildir. Aksi taktirde bu seri-girişli, paralel-çıkışlı bir kaydıran yazmaç olur.
Aşağıdaki dalga formları seri-giriş, seri-çıkışlı kaydıran yazmaçların iki versiyonundan birine
uygulanabilir. Üç çift ok üç basamaklı kaydıran yazmacın 3-bitlik bir veriyi geçici olarak depoladığını ve girişten çıkışa üç saat periyodu kadar geciktirdiğini göstermektedir.
t1 saat zamanında 0 "veri girişi" olduğunda tüm üç basamağın D sinden Q suna zamanlanır.
Özellikle A basamağının D si 0 mantığını görür sonra QA ya zamanlanır ve orada t2 zamanına kadar kalır.
t2 zamanında 1 "veri girişi" olduğunda D den QA ya zamanlanır. B ve C basamaklarında daha önceki basamaklardan beslenen bir 0 QB den QC ye zamanlanır.
t3 zamanında 0 "veri girişi" olduğunda D den QA ya zamanlanır. QA düşüğe gider ve "veri girişi" 0 olduğu için geri kalan zamanlarda düşükte kalır. QB daha önceki basamaktan gelen 1 e bağlı olarak t3 de yükseğe gider. QC daha önceki basamaktan gelen düşüğe bağlı olarak t3 ten sonra hala düşüktür.
QC daha önceki basamak QB den D ye gelen yüksek beslemeden dolayı t4 zamanında yükseğe gider. Daha önceki tüm basamaklar onların içerisine kaydırılmış 0 lara sahiptir ve t5 de sıradaki saat darbesinden sonra tüm 1 ler değiştirilerek 0 a kaydırılırlar.
Seri-giriş/serial-çıkış cihazları
Aşağıda Texas Instruments in sağladığı entegre devre olarak bulunabilen parçalara yakında bakalım. Cihazların komple veri tabloları için linkleri takip edin.
• CD4006b 18-bitli seri-giriş/ seri-çıkışlı kaydıran yazmaç [*]
• CD4031b 64-bitli seri-giriş/ seri-çıkışlı kaydıran yazmaç [*]
• CD4517b çift 64-bitli seri-giriş/ seri-çıkışlı kaydıran yazmaç [*]
Aşağıdaki seri-giriş/ seri-çıkışlı kaydıran yazmaçlar 4000 serisi CMOS (Complementary Metal Oxide Semiconductor (Tamamlayıcı Metal Oksit Yarıiletken)) ailesi parçalarıdır. Böylece bunlar 3-Volt dan 15-Volt a olan VDD, pozitif güç kaynaklarını kabul ederler. VSS pini topraklanır. VDD, ile değişen kayan saatin maksimum frekansı birkaç megahertz dir. Tam detaylar için veri tablosuna bakınız.
18-bitli CD4006b 4-bitlik iki basamaktan ve 5-bitlik iki basamaktan oluşur ve 4-bitte bir bağlantı ucu vardır. Böylece 5-bitli basamaklar 4-bitli kaydıran yazmaçlar olarak kullanılabilir. 18-bitlik tam bir kaydıran yazmaç elde etmek için bir kaydıran yazmacın çıkışı diğerinin girişine basamaklanır ve bu şekilde bütün basamaklar aşağıda gösterildiği gibi tek bir kaydıran yazmaç oluşturur.
Bir CD4031 64-bitli seri-giriş/ serial-çıkışlı kaydıran yazmaç aşağıda gösterilmiştir. Bazı pinler bağlanmamıştır (nc). 64. basamakta var olan hem Q hem de Q' aslında Q64 ve Q'64 dür. Yarım saat
döngü ile "geciktirilmiş" bir Q64 vardır. Temel bir özellik kaydıran yazmaca veri girişindeki bir veri seçicidir.
"mod kontrolü" ili giriş arasında seçim yapar: veri 1 ve veri 2. Eğer "mod kontrol" yüksek ise kaydıran yazmaca girecek veri "veri 2" den seçilir. "mod kontrol" alçak olursa veri "veri 1" den seçilir. Bunun örnekleri aşağıdaki iki şekilde gösterilmiştir.
Yukarıdaki "veri 2" kaydıran yazmacın Q64 çıkışına bağlanmıştır. "mod kontrol" yüksek olduğunda Q64 çıkışı kaydıran yazmacın D veri girişine verilir. Veri çıkıştan girişe bir döngü yapar. Veri yukarıda gösterildiği gibi her 64 saat atımında tekrar eder. Burada ortaya çıkan soru bu verinin kaydıran yazmaca ilk nasıl girdiğidir?
Düşük "mod kontrol" ile kaydıran yazmaca girmesi için CD4031 "veri 1" seçilir. Q64 çıkışı döngü yapmaz çünkü düşük veri seçici geçidi kapalıdır. Kapalı ile demek istediğimiz düşük mantıklı "mod seçici" iki kere aşağıdaki NAND geçidine evirildiğinden aşağıdaki pin (veri 2) den geçit çıkışına sinyal geçişine izin vermez. Böylece kapalı olur.
Yukarıda bir CD4517b çift 64-bitli kaydıran yazmaç gösterilmiştir. 16., 32. ve 48. basamaklardaki çıkışlara dikkat edelim. Bunun anlamı bu uzunluktaki kaydıran yazmaçlar 64-bitli kaydıran
yazmaçlardan yapılandırılır. Tabi ki 64-bitli yazmaçlar 80-bit, 96-bit, 112-bit veya 128-bitli kaydıran yazmaç elde edecek şekilde sıralanabilir. İki yazmacı sıralarken CLA ve CLB saatleri
paralelleştirilmelidir. WEB ve WEB normal kaydırma operasyonları için topraklanmıştır. A ve B kaydıran yazmaçlarının veri girişleri sırasıyla DA ve DB dir.
16-bitli kaydıran yazmaca ihtiyacımız olduğunu varsayalım. Bu CD4517b ile oluşturulabilir mi? Ya da 64-bitli bir kaydıran yazmaç aynı parçadan oluşturulabilir mi?
Yukarıda bir CD4517b nin B kısmı için 16-bitli bir kaydıran yazmaç oluşturacak şekilde bağlantısını görüyoruz. B kısmının saati CLB dir. Veri CLB de zamanlanır ve 16-saat kadar geciktirilen veri Q16B
de toplanır. Yazma enable ı olan WEB topraklanmıştır.
Yukarıda bir CD4517b nin bağımsız A kısmı için 64-bitli kaydıran yazmaç oluşturacak şekilde bağlantısını da görüyoruz. A kısmının saati CLA dır. Veri CLA da girer. 64-saat darbe kadar geciktirilen veri Q64A tarafından toplanır. A kısmının yazma enable ı olan WEA topraklanmıştır.
