Platform Ba˘gımsız Güç tasarruf yöntemleri

Bu bölümde, kullanılan platformdan bağımsız olarak tasarımın nasıl güç tasarruflu gerçekleştirilebileceği incelenmiştir. Güç kavramından kasıt önceden de belirtildiği gibi dinamik güçtür.

6.2.1 Kılçık Azaltma

Giriş işareti değiştiği zaman çıkış işaretinin yeni değerini alabilmesi için zaman gerekir. Bu zaman aralığında çıkışta istenmeyen işaretler yani kılçık (glitch) oluşur, bu işaretler devrenin fazladan güç harcamasına neden olur. Giriş işaretlerindeki değişimin çıkış değişimine etkisinin farklı sürelerde olması nedeniyle devre çıkışlarında kılçık oluşur. Şekil 6.1’de kılçık oluşturabilecek bir devre örneği verilmektedir. A işaretinin tersi alınırken ∆t₁ kadar zaman gerekmektedir. Bu gecikmeden dolayı A ¯A çarpımı sürekli lojik 0 değerinde olması gerekirken anlık olarak lojik 1 değeri de almaktadır. Çıkışta olmaması gereken lojik 1 seviyelerinden dolayı, fazladan güç harcanır. Devrenin karmaşıklığına göre istenmeyen işaretlerden dolayı devrede gereksiz yere çok fazla dinamik güç harcaması yapılmasına neden olabilir, öyle ki tipik bir kombinezonsal devrede kılçıklardan kaynaklı güç harcaması %40’lara kadar çıkabilir [18].

Devrede oluşabilecek kılçıklardan kurtulmanın iki yöntemi vardır; bu yöntemlerden ilki uzun kombinezonsal yolların arasına kaydedici elemanları eklemektir. Eklenen kaydedici elemanları devrenin lojik derinliğinin azalmasına sebep olur, ayrıca çalışma frekansını da artırır. Fakat araya kaydedici

¸Sekil 6.1: Kılçık Örne˘gi.

elemanları eklemek bir verinin işlenme süresini artırır. Yöntem Şekil 6.2’de verilmektedir. Ayrıca devrenin lojik derinliğini azaltarak da oluşan kılçıkların

D Q C L K D Q C L K K o m b i n e z o n s a l K o m b i n e z o n s a l C L K

¸Sekil 6.2: Kaydedici Elemanı Ekleyerek Kılçık Azaltma.

azalması sağlanabilir. Bu yöntem devre tasarımı sırasında kullanılan HDL kodunda yapılabilecek düzenlemeyle sağlanır. Şekil 6.3’deki devre yapısı HDL kodundaki i f , elsi f ve else kodlarında değişiklik yaparak Şekil 6.4’deki duruma getirilebilir. Böylece devrenin lojik derinliği ve oluşan kılçıklar azalmaktadır.

L o j i k K . L o j i k K . L o j i k K . A B C D X

¸Sekil 6.3: Dengesiz Yol Gecikmelerine Sahip Devre .

6.2.2 Saat ˙I¸saretini Engelleme

Saat işareti engelleme yöntemi Kaydedici elemanları üzerinde uygulanır. Saat işareti, sürekli kaydedici elemanlarına gelmekte ve blok giriş alsın veya almasın kaydedici elamanının sürekli güç harcamasına neden olmaktadır. Senkron

L o j i k K . L o j i k K . L o j i k K . A B C D X

¸Sekil 6.4: Dengeli Yol Gecikmelerine Sahip Devre.

kontrol işaretli tipik bir kaydedici elemanı Şekil 6.5’de verilmiştir. Kaydedici elemanı kontrol işaretinin lojik 1 seviyesinde olduğu durumda yeni bir veri almakta, diğer durumda ise değerini korumaktadır. Bütün bir kaydedici bloğu

D Q C L K C L K V e r i g i r i s i K o n t r o l 0 1

¸Sekil 6.5: Tipik Kontrol ˙I¸saretli Senkron Kaydedici Elemanı.

düşünüldüğü takdirde her bir kaydedici elemanı için bir çoklayıcı gerekmektedir ve bu yapıda kaydedici elemanına yeni bir giriş alınıp alınmadığına bakılmaksızın sürekli saat işareti uygulanmaktadır. Böylece kaydedici elemanı gereksiz yere güç harcamaktadır. Tasarımda yer alan kaydedici bloklarının büyüklüğü arttıkça böyle bir yapıda gereksiz yere harcanan güç artmaktadır. Şekil 6.6’de verilen yapı kullanılarak gereksiz güç harcaması engellenebilir. Yapıda saat işareti sadece yeni bir giriş alındığında kaydedici elemanına verilmektedir. Kontrol işaretinin genel olarak bir kombinezonsal devrenin çıkışı olduğu göz önüne alınırsa, kontrol işareti üzerinde oluşabilecek kılçıkların devrenin çalışmasını bozmaması için bir adet latch yapısı kullanılmıştır. Asıl saat engelleme işini yapıda yer alan VE kapısı gerçekler. 8-bitten daha büyük kaydedici blokları için kullanılan latch ve VE yapısı Şekil 6.5’de yer alan çoklayıcı yapısında daha az güç harcamaktadır [19].

D Q C L K C L K V e r i g i r i s i K o n t r o l D E Q o

¸Sekil 6.6: Saat ˙I¸sareti Engellenmi¸s kaydedici Elamanı. 6.2.3 Giri¸s ˙Izolasyonu

Kombinezonsal yapılarda güç tasarrufu sağlamak için sıkça kullanılan bir yöntemdir. Bu yöntemde çıkışı kullanılmayan kombinezonsal devreye giriş verisi uygulanmayarak gereksiz yere güç harcanması engellenmektedir. Şekil 6.7’de girişi izole edilmemiş devre yapısı ve Şekil 6.8’de de aynı devrenin giriş izolasyonu yöntemi uygulanmış durumu verilmektedir. Kombinezonsal devrenin girişi kontrol işareti ile VE işlemine sokulmakta böylece kontrol işaretinin lojik 1 olmadığı değerler için yani kombinezonsal devrenin çıkışının kullanılmadığı durumlarda gereksiz güç harcaması önlenmektedir.

K o m b i n e z o n s a l K o n t r o l 1 0 G i r i s A G i r i s B

¸Sekil 6.7: Giri¸s ˙Izolasyonu Uygulanmamı¸s Devre.

K o m b i n e z o n s a l K o n t r o l 1 0 G i r i s A G i r i s B

¸Sekil 6.8: Giri¸s ˙Izolasyonu Uygulanmı¸s Devre.

6.2.4 Yeniden Zamanlama

Bir tasarımda veri yolları en çok güç harcamasının gerçekleştiği kısımlardır, veri yolundaki güç harcamaları saat frekansı ve yol uzunluğu ile değişmektedir.

Yeniden zamanlama yöntemi ile tasarımda yer alan kaydedici bloklarının yerleri değiştirilerek kritik yol uzunluğu kısaltılabilir, böylece güç harcaması azaltılabilir. Şekil 6.9’da verilen devrede kaydedici bloklarının yerleri değiştirilerek kritik yol kısaltılmıştır. Aynı devrenin yeniden zamanlama yöntemi uygulanmış hali Şekil 6.10’da verilmektedir. Bu yöntem tasarım sırasında HDL kodu üzerinde uygulanabileceği gibi sentez araçları yardımıyla da uygulanabilir.

G i r i s A G i r i s B D Q C L K D Q C L K D Q C L K G i r i s C G i r i s D C L K C L K C L K K r i t i k y o l

¸Sekil 6.9: Yeniden Zamanlama Yöntemi Uygulanmamı¸s Devre.

G i r i s A G i r i s B D Q C L K D Q C L K D Q C L K D Q C L K C L K C L K C L K C L K

¸Sekil 6.10: Yeniden Zamanlama Yöntemi Uygulanmı¸s Devre.

6.2.5 Yerel Dönü¸sümler

Yerel dönüşüm yöntemleri sentez araçlarının tasarım üzerinde optimizasyon gerçekleştirmesi sırasında uygulanır. Çalışma sırasında kullanılan Xilinx firmasına ait XST sentezleme aracında da bu optimizasyon özelliği bulunmaktadır. Burada amaç tasarımı en basit şekilde gerçeklemek ve gereksiz elemanların kullanımını engellemektir. Örnek 6.1’de r = p + q sinyali için sentezleme sırasında yerel dönüşümler kullandığı için daha az kapı ihtiyacı duyulmakta ve böylece daha az güç harcaması yapılmaktadır.

Örnek 6.1

p= a.b+ d

q= a + d.c r= p + q = a + d

Yerel dönüşüm yönteminde gerçekleştirilen diğer bir optimizasyon giriş ve çıkışın faz ayarıdır. Bir girişe bağlı bir evirici var ise negatif fazlı giriş olarak adlandırılır. Yüksek anahtarlama geçiş hızına sahip negatif fazlı girişler için optimizasyon gerçekleştirilerek güç harcaması azaltılır. Kullanılan yöntem Şekil 6.11’de verilmektedir. Gerçekleştirilen optimizasyon ile yüksek anahtarlama geçiş hızına sahip n2 yolu kaldırılmış olur. Bu optimizasyon gerçeklenen fonksiyon üzerinde herhangi bir değişiklik yaratmamaktadır, sadece yüksek anahtarlama geçiş hızına sahip yolları ortadan kaldırmaktadır.