FPGA’lerin Güç Tüketim Özellikleri

Teknoloji seçimi düşük güçlü tasarımlarda oldukça büyük öneme sahiptir. Ara bağlantı tipine göre sınıflandırılmış Antifuse, SRAM (Static Random Access Memory) ve FLASH olmak üzere 3 farklı FPGA teknolojisi mevcuttur. Antifuse FPGA’ler SRAM FPGA’lere oranla çok daha az statik güç tüketirler. Antifuse FPGA’ler sadece bir tasarım için kullanılabilirler, bu özelliklerinden dolayı ASIC tasarımlara benzerler. SRAM FPGA’ler ara bağlantılar ve lojik hücreler için transistörler bulundururlar. Antifuse FPGA’ler belirlenmiş bir tasarıma özel olduklarından fabrika aşamasında yollandırma ve ara bağlantılar tasarıma uygun hale getirilir. Böylece SRAM FPGA’lerde ara bağlantı ve lojik hücreler için kullanılan transistörlere ihtiyaç duyulmaz ve statik olarak harcanan güç SRAM FPGA’lere oranla oldukça azalır. SRAM tabanlı FPGA’lerde FPGA’in sadece kullanılan kısmı için statik güç harcanmaz, tasarımdan bağımsız olarak FPGA

¸Sekil 4.8: Virtex 4 I/O dö¸semeleri.

üzerinde statik güç harcanmaktadır. SRAM FPGA’ler için statik güç değeri FPGA modeline göre değişmektedir.

Ayrıca Antifuse FPGA’ler ara bağlantı noktalarındaki düşük çıkış kapasiteleri nedeniyle SRAM FPGA’lere oranla çok daha az miktarlarda dinamik güç harcar. SRAM FPGA’lerde besleme ünitesinin açılımı sırasında fazladan güç çekilir. Çekilen bu güç anlık olarak harcanır, besleme ünitesinin verebileceği akıma bağlı olarak kısa bir süre ilk açılım anında fazladan güç çekilmektedir. SRAM tabanlı FPGA’lerde dışardan bağlanan EPROM (Erasable Programmable Read-Only Memory) veya Flash bellek ile konfigürasyon sağlanır. Ayrıca konfigürasyon kurulumu için de güç tüketimi yapılmaktadır. Bu bilgiler ışığında SRAM tabanlı FPGA’lerin Antifuse tabanlı FPGA’lere oranla çok daha fazla güç tükettikleri açıktır. Düşük güç tüketim avantajına sahip olan Antifuse tabanlı FPGA’ler belirlenmiş bir tasarıma uygun olarak üretildikleri için başka bir tasarım için kullanılmaları mümkün değildir. Bu nedenden dolayı yapılan çalışma sırasında "Antifuse" tabanlı FPGA’ler düşük güç tüketecekleri bilindiği halde seçilmemişlerdir. Seçilen FPGA SRAM tabanlıdır. Çalışma sürdürülürken, SRAM’ tabanlı FPGA’lerin güç tüketim dezavantajları göz önüne alınmıştır.

5. AES (ADVANCED ENCRYPTION STANDARD)

AES Amerika birleşik devletleri tarafından kabul edilmiş bir şifreleme standardıdır. Rijndael olarak da bilinen standart bir blok şifreleyicidir. DES [15] algoritmasının gelişen teknoloji karşısında zayıflaması ve güvenilirliğini yitirmesi ile birlikte, yeni bir şifreleme standardının belirlenebilmesi amacıyla NIST (National Institute of Standards and Technology) organizasyonunun düzenlemiş olduğu yarışmanın sonucunda iki Belçikalı araştırmacı Joan Daemen ve Vincent Rijmen tarafından geliştirilen algoritma yeni standart olarak belirlenmiştir [16]. Uzun süren bir standardizasyon ve doğrulama sürecinin ardından 26 Kasım 2001 tarihinde AES FIPS 197 standardı olarak NIST tarafından yayımlanmıştır [2]. DES algoritmasına oranla AES algoritması daha yüksek güvenilirlik sağlamakla birlikte, kolay gerçeklenebilir olması açısından da avantajlara sahiptir. Algoritmanın farklı anahtar ve veri bloğu uzunluklarını destekliyor olmasına karşın standart, sabit 128-bit’lik veri bloğu ile 128-bit, 192-bit veya 256-bit’lik anahtar uzunluklarını kapsamaktadır. AES içerisinde 128-bit’lik veri blokları her biri 32-bit’ten oluşan 4 kelime olarak düşünülmektedir. AES ile şifreleme işlemine başlanırken 128-bit yani 4 kelimeden oluşan veri bloğu durum dizisi içerisine yazılır ve algoritma sırasındaki gerekli işlemlerin tümü bu dizi kullanılarak gerçeklenir. Şifreleme için gerekli en son işlemin de bitimiyle birlikte durum dizisinin son hali çıkış dizisine yazılır.

Örneğin; in₀in₁...in₁₅ den oluşan veri bloğu durum dizisine yazılır ve gerekli işlemlerin tümü bu dizi üzerinde gerçeklenir. İşlemlerin tamamlanması ile birlikte şifrelenmiş veri çıkışa out₀out₁...out₁5 bayt dizisi olarak verilir.

AES algoritması genel olarak iki bloktan oluşur, ilk blok tur dönüşüm ikinci blok ise anahtar üretim bloğudur. Algoritma tekrarlı bir yapıya sahiptir, anahtar bloğunun uzunluğuna bağlı olarak 128-bit, 192-bit veya 256-bit, tur dönüşüm

¸Sekil 5.1: Durum Dizisi.

Çizelge 5.1: Tur Sayısının Anahtar Uzunlu˘guna Göre De˘gi¸simi.

AES Tipi Anahtar Uzunlu˘gu (N_kKelime) Tur Sayısı (N_r)

AES-128 4 10

AES-192 6 12

AES-256 8 14

işlemi sırası ile 10, 12 veya 14 kez tekrarlanır. Tekrarlanma sayıları anahtar bloğunun uzunluğuna bağlı olarak Çizelge 5.1’de verilmektedir.

Şifreleme başlangıcında şifrelenecek olan blok, Şekil 5.1 uyarınca durum dizisine yazılır. Durum dizisinin giriş anahtarı ile toplanması işlemi ile birlikte şifreleme işlemine başlanmış olur. Anahtar bloğunun uzunluğuna bağlı olarak tur dönüşüm işlemi 10, 12 veya 14 kez tekrarlanır. Algoritmanın sözlü kod ifadesi, N_r tur sayısını ifade etmek üzere aşağıda verilmektedir, ayrıca algoritmaya ait blok şema Şekil 5.2’de verilmektedir.

AES¸sifreleme(Giri¸sDurumu, Anahtar)

{

T_Anahtarı[Nr : 1] = AnahtarÜreteci(Anahtar);

Durum[0] = ˙IlkAnahtarToplaması(Giri¸sDurumu, Anahtar);

for(i = 1;i < Nr ; i++)

Tur(Durum[i-1], T_Anahtarı[i]) FinalTuru(Durum[Nr-1], T_Anahtarı[Nr]) }

Tur dönüşüm işlemi sırasında durum dizisi üzerinde Bayt Değiştirme, Satırları Kaydırma, Sütunları Karıştırma ve Tur Anahtarını toplama alt işlemleri uygulanmaktadır. Tur dönüşüm işleminin çıktısı olarak elde edilen 128-bitlik veri

anahtar üretim işlemi sonucunda üretilen anahtar verisiyle toplanmaktadır. En son tur işleminin gerçeklenip anahtar bloğu ile toplanması sonucu şifrelenmiş blok elde edilir. Son turda gerçeklenen işlemler önceki turlarda gerçeklenen işlemlerden farklılık gösterir. Son turda Sütunları Karıştırma işlemi yapılmamakta Satırları Kaydırma işleminin çıktısı tur anahtarı ile toplanmaktadır, sözlü kod ifadesi aşağıdaki algoritmada verilmektedir.

Tur(Giri¸sDurumu, T_Anahtarı[i])

{

Durum1 = BaytDe˘gi¸simi(Giri¸sDurumu); Durum2 = SatırKaydırma(Durum1);

Durum3 = SütunKarı¸stırma(Durum2);

Çıkı¸sDurumu = TurAnahtarınıTopla(Durum3,T_Anahtarı[i]);

}

SonTur(Giri¸sDurumu, T_Anahtarı[Nr])

{

Durum1 = BaytDe˘gi¸simi(Giri¸sDurumu); Durum2 = SatırKaydırma(Durum1);

Çıkı¸sDurumu = TurAnahtarınıTopla(Durum2,T_Anahtarı[Nr]);

}