Yapay Sinir Ağlarının Elektronik Devre Olarak Gerçeklenmesi

YSA‟ların devre gerçeklemeleri farklı şekillerde olabilmektedir. Fakat VLSI ve YSA yapılarının birbirine benzeyen yönlerinden dolayı VLSI YSA üzerinde durulacaktır.

2.1.5.1 VLSI YSA

VLSI devreleri hızla gelişen bir teknolojiye sahip olması nedeniyle yapay sinir ağlarının donanım olarak gerçekleştirilmelerinde ideal bir ortamdır. VLSI teknolojisinde tek bir yarıiletken yongaya milyarlarca transistor sığdırılabilme kapasitesi vardır. VLSI teknolojisi iki temel nedenden dolayı YSA‟ larına uygun bulunur:

 Yüksek yoğunluğa (birim yüzeye sığdırılan eleman sayısı) VLSI teknolojisinin imkân vermesi nedeniyle tek bir yongaya çok sayıda birbirinin aynısı eş zamanlı çalışan nöronların uygulanmasına olanak tanır. Böylece YSA‟ ların doğal paralelliğini etkin olarak tamamıyla kullanmayı mümkün kılar.

 YSA‟ larının düzenli topolojileri, VLSI devrelerinin tasarım ve üstten görünüş planını büyük ölçüde basitleştirir.

Nöron Tasarım Gereksinimleri / Sık Karşılaşılan Temel İşlemler:

 matris-vektör çarpımı

 matris ve vektörlerin, toplanmaları ve çıkarılmaları  skaler iki sayının çarpılması

 lineer olmayan aktivasyon fonksiyonun üretilmesi

Yukarıda sayılan temel işlemlere ek olarak YSA yapısına göre üs alma, uzaklık hesaplama gibi bloklar gerekmektedir.

Bu VLSI uygulamaları analog ya da sayısal olabilir. Analog devreler sayısal uygulamalarda zor veya fazla zaman tüketen belirli hesaplamaları kolaylıkla yapabilir. Buna ilaveten daha az güç harcar ve daha az yer kaplar.

Bilindiği gibi, yük taşıyıcıları olarak elektron ve delikleri kullanan, n-kanal ve p-kanal MOS transistorlara dayandırılan teknoloji, tamamlayıcı MOS (CMOS) olarak anılır. MOS

transistorunun işleyişi savak akımı Id‟nin hesaba alınması ile anlaşılabilir. Bu da zaten geçit-

kaynak VGS geriliminin fonksiyonu olarak tanımlanmıştır.

Savak gerilimi sabit tutulursa, iki bölge aşağıda belirtilen fonksiyonel bağımlılıkla tanımlanabilir.

 Eşik üstü bölgesi: Bu bölgede savak akımı ID, VGS geçit-kaynak geriliminin ikinci

dereceden polinomu şeklindedir.

 Eşik altı bölgesi: Bu bölgede transistor düşük geçit-kaynak geriliminde çalışır ve savak

akımı ID geçit-kaynak geriliminin üstel fonksiyonudur.

Bu bölgeler hemen hemen aynı işi görür, üstel lineersizlik tercih sebebidir. Çünkü birim akım başına daha çok iletkenliği sağlar. MOS transistorların çok düşük güç tüketimi, YSA‟ ların donanım olarak VLSI teknolojisi ile analog devreler kullanılarak gerçeklenmesinde çok önemli bir faktördür. Sonuç olarak, analog devreler, geleneksel MOS teknolojisi veya eşik altı MOS teknolojisine dayandırılan, yapay sinir ağlarının uygulanmasında hesaplama açısından çok etkin bir tekniktir.

Sabit ağırlıkların olduğu, öğrenmenin olmadığı yapılarda üretim aşamasında donanım olarak kurulmuş sabit kazançlı çarpıcılar kullanılır. Bu durumda ağ çalışmaya başlamadan önce ağırlıklar donanım olarak sabit şekilde yapılacağından ağırlıkların belli olması gerekir. Bu da ağın modelini kullanan bir bilgisayarda hesaplamayla elde edilir. Performans, en çok kullanılan modelle gerçek devre arasındaki ilişkiye bağlıdır.

YSA tasarımında dikkat edilmesi gereken noktalardan biri de kullanılan nöron yapılarının ağırlıklar, girişler ve önceki katmanlardan gelen işaretler gibi giriş etkileri dışında devrenin içyapısına bağlı olarak ortaya çıkan, örneğin istenmeyen akım çekme durumları gibi (yani yükleme durumları gibi), sorunların nöronların arasında olmamasıdır. Çünkü sinir ağlarında nöronların tıpkı bir adacık gibi çevresel sistemlerden giriş etkileri dışında izole edildiği kabul edilir. Tasarlanacak olan nöron yapısında, hem nöronun içyapısındaki hem de nöronlar arasındaki bağlantılar MOS transistorların geçitleriyle ilişkilendirilirse ve MOS transistorların ihmal edilebilecek düzeyde akım çektiği düşünülürse, etkileşim olmadığı kabul edilebilir. Böylece modüler bir nöron yapısı elde edilerek nöronların birbirine bağlanmasıyla YSA‟ lar kolayca oluşturulabilir.

2.1.5.2 YSA Yapılarının Belirlenmesi Sık kullanılan YSA yapıları aşağıda verilmiştir:  Çok Katmanlı Algılayıcı Ağlar(ÇKAA)  Radyal Temelli Fonksiyon Ağları (RTFA)  Genelleştirilmiş Regresyon Sinir Ağları (GRSA)  Konik Kesit Fonksiyonlu Sinir Ağları (KKFSA)

YSA‟ larda kullanılan çeşitli analog devre blokları aşağıda görüldüğü gibidir, sayısı daha da arttırılabilir fakat yukarıdaki sık kullanılan ağ yapılarında bunlar kullanılmaktadır:

 Çarpıcı  Toplayıcı  Çıkarıcı  Üs alıcı  Karekök alıcı

 Öklid, Manhattan uzaklığı hesaplayıcı  Sigmoid fonksiyon üretici

 Gauss fonksiyon üretici

Görüldüğü üzere, farklı YSA yapılarının farklı hesaplamalara ve farklı işlem birimlerine ihtiyaçları vardır. Burada değişik devre blokları tasarlamak gerekmektedir. Bu bloklardan en sık kullanılanları eşikaltı bölgesinde çalışan FGMOS transistorlarla tasarlanmıştır.

ÇKA ve RTF YSA yapılarının oluşturulmasına yönelik olarak, tasarımı yapılan blokların seçilen ağ yapısının gereksinimlerini karşılayacak biçimde ve sayıda, modüler olarak bir araya getirilmesiyle düşük gerilimde çalışan, çok az güç tüketen ve daha az yer kaplayan YSA tümdevreleri elde edilmiştir.

YSA tümdevresi çalışmalarında üç tür eğitim işlemi vardır. Bunlar, yonga üzerinde eğitim, yonga dışında eğitim ve döngü içinde yonga şeklinde karşımıza çıkmaktadır. Bu üç farklı yöntemin yapılmak istenen çalışmaya göre birbirine göre avantajlı tarafları vardır. Hangi yöntemin kullanılacağı tasarımcının hedeflerine en uygun olacak şekilde tercih edilir. Bu çalışmada yonga dışı eğitim tercih edilmiştir. Burada, “Eğitim sürecinin tümdevre üzerinde gerçekleştirilmesi yani yonga üzerinde eğitim işlemi daha anlamlı olabilir mi?” sorusu akla gelebilir. Ancak bu çalışmada, eşikaltı FGMOS transistorlar kullanılarak düşük gerilimde çalışan analog YSA devre bloklarını tasarlamak esas amacı teşkil etmektedir. Yonga üzerinde

eğitim tercih edilirse, örneğin gereken devre bloğu sayısı çok artmaktadır (türev alıcı, hafıza, dekoder gibi ek bloklar), bu da ek iş gücü, süre ve maliyet olarak ortaya çıkar. Döngü içinde yonga yöntemi tercih edildiğinde işlemler çok uzun zaman alırken, yonga üzerinde eğitim seçildiğinde bu süre çok daha artmaktadır. Aynı zamanda yonga üzerinde çalışma tercih edilirse, örneğin genellikle sayısal tasarımla gerçeklenen hafıza blokları tasarımı gibi, tamamen farklı bir alana geçilmesi gerekmekte ve bu tezde esas odaklanılması gereken düşük gerilimde çalışan ve çok az güç tüketen devre bloklarının tasarımı amacından uzaklaşılmaktadır. Ayrıca eğitimin yonga dışında yapılmasıyla kazanılan zamanın bir kısmı devre idealsizliklerini daha uygun hale getirmek için kullanılabilir. Bu tezden elde edilen sonuçlar doğrultusunda ileriki çalışmalarda yonga üzerinde eğitim yöntemi uygulanabilir.