Dijital Kontrol

Demetleyici sürücü tasarımı yapılırken, kateter içinde kullanılacağı koşulu her zaman göz önünde bulundurulmuştur. Kateter içi bir yüksek yeğinlikli odaklı ultrason tedavi cihazı için boyutunun yanında sistem kablolarının da küçük ve ince olması gereklidir. Sistemin kablo sayısını azaltmak ve fonksiyonelliğini arttırmak amacıyla demetleyici sürücüye seri bir iletişim kanalı kullanılarak dijital kontrol arayüzü eklenmiştir. Seri iletişim protokolü olarak SPI (Serial Peripheral Interface) uyumlu bir arayüz seçilmiştir. Paralel bir iletişim kanalı olması durumunda olması gereken dijital kontrol kablo sayısı en az 9 olabilirken, seri iletişim arayüzü sayesinde kablo sayısı 3’e düşürülmüştür. Böylece kablo sayısı azaltılarak, olası kateter sistemlerine esneklik kazandırılmıştır.

Kullanıcı tarafından SPI arayüzü yardımıyla dijital kontrol bloğuna gönderilen faz bilgileri, iletişim tamamlandığında sinüs dalga dijital analog çevirici bloğuna yüklenir. Dijital analog çevirici bloğu ise yüklenen faz değerlerinde sinüs dalgaları üretmek için hazır hale gelir. Sistem saat girişine uygulanacak bir saat sinyali ile çıkışlarda sinüs dalga üretimi başlatılabilir.

Sisteme ait SPI iletişim arayüzün

Şekil 2.1

Dijital kontrol arayüzü entegrasyonu yazmaç kaydırıcılar ile tasarlanmı

kanal için 5 bitlik bilgi gereklidir, toplamda 40 bit olan bu bilginin SPI arayüzü ile alınıp seri halden paralel hale getirilmesi amacıyla 40 adet yazmaç kaydı kullanılmıştır. İletişim arayüzünde kontrolcü tarafından gönderilen bilgi bitleri uygulanan saat sinyalinin yükselen kenarında örneklenmektedir. Çip seçme pini, CS (chip select), iletişim yokken mantık 1 konumunda olmalıdır, ileti

mantık 0 konumuna çekilmeli ve ileti

gerekmektedir. SPI arayüzünde bulunan çip seçme pininin yükselen kenarı alındığında iletişim sonlanmı

yazmaç kaydırıcılarda tutulan bilgi

sayaçların yazmaçlarına yazılmak suretiyle faz de kontrol girişlerine ek olarak sistemin RESET (yeniden ba yazmaçları sıfırlayarak çıkı

ilişkin 40 bit bilgi paketi tamponları ile birlikte Ş

21

Sisteme ait SPI iletişim arayüzünün zamanlama diyagramı Şekil 2.1’de

1: Sistem SPI iletişim arayüzü zamanlama diyagramı Dijital kontrol arayüzü entegrasyonu yazmaç kaydırıcılar ile tasarlanmı

kanal için 5 bitlik bilgi gereklidir, toplamda 40 bit olan bu bilginin SPI arayüzü ile paralel hale getirilmesi amacıyla 40 adet yazmaç kaydı letişim arayüzünde kontrolcü tarafından gönderilen bilgi bitleri uygulanan saat sinyalinin yükselen kenarında örneklenmektedir. Çip seçme pini, CS

şim yokken mantık 1 konumunda olmalıdır, iletiş

ntık 0 konumuna çekilmeli ve iletişim boyunca mantık 0’da tutulması gerekmektedir. SPI arayüzünde bulunan çip seçme pininin yükselen kenarı şim sonlanmış olur ve seri olarak alınan ve 40bit paralel halde yazmaç kaydırıcılarda tutulan bilgi önce tampon yazmaca sonra da DA çeviricideki sayaçların yazmaçlarına yazılmak suretiyle faz değerleri değiş

lerine ek olarak sistemin RESET (yeniden başlat) giri yazmaçları sıfırlayarak çıkış sinyal üretimini durdurmaktadır. İ

in 40 bit bilgi paketi Şekil 2.2’de, SPI iletişim arayüzüne ait devre tasarımı, çıkı amponları ile birlikte Şekil 2.3’te verilmiştir.

Şekil 2.2: 40 bitlik bilgi paketi formatı

ekil 2.1’de verilmiştir.

diyagramı

Dijital kontrol arayüzü entegrasyonu yazmaç kaydırıcılar ile tasarlanmıştır. Her bir kanal için 5 bitlik bilgi gereklidir, toplamda 40 bit olan bu bilginin SPI arayüzü ile paralel hale getirilmesi amacıyla 40 adet yazmaç kaydırıcı im arayüzünde kontrolcü tarafından gönderilen bilgi bitleri uygulanan saat sinyalinin yükselen kenarında örneklenmektedir. Çip seçme pini, CS im yokken mantık 1 konumunda olmalıdır, iletişim başlatmak için im boyunca mantık 0’da tutulması gerekmektedir. SPI arayüzünde bulunan çip seçme pininin yükselen kenarı olur ve seri olarak alınan ve 40bit paralel halde önce tampon yazmaca sonra da DA çeviricideki ğiştirilir. SPI dijital lat) giriş pini vardır ve ni durdurmaktadır. İletişim prokolüne im arayüzüne ait devre tasarımı, çıkış

Şekil 2.3: SPI iletişim arayüzü devre blo bitlik kısım verilmiştir)

Sisteme entegre edilen SPI arayüzü faz atama için herhangi bir adres bilgisine ön ekine yahut ba

tamamlanmasına ihtiyaç duymamaktadır. Ayrıca SPI arayüzü ile atanan faz de SPI arayüzü ya da baş

sistemi faz yazmaçları sadece

Dijital kontrol bloğundan gelen 5 bitlik iki tabanında ifade edilen faz bilgisinin 32 durumluk halkalı sayaçlara yüklenebilmesi için 5 bitlik bilginin 32 duruma çevrilmesi için 5’den 32’ye kod çözücüye ihtiyaç vardır. AMS

böyle bir dijital devre blo

çözücü tasarımı için en kolay yol olan 2’den 4’e kod çözücü olu oluşturulan bloklar ile 3’ten 8’e kod çözücü olu

çözücüler kullanarak 5’ten 32’ye kod çözücü tasarlamaktır. Bu amaçla tasarlana 2’den 4’e kod çözücü Ş

kod çözücü tasarımı ise

22

şim arayüzü devre bloğu, tamponlar ve sinyal giri bitlik kısım verilmiştir)

Sisteme entegre edilen SPI arayüzü faz atama için herhangi bir adres bilgisine ön ekine yahut başının ya da sonunun sıfırlar eklenerek belirli sayıya tamamlanmasına ihtiyaç duymamaktadır. Ayrıca SPI arayüzü ile atanan faz de

SPI arayüzü ya da başka bir yöntemle geri okunamamaktadır. Bu haliyle demetleyici maçları sadece-yazma özelliklidir.

ğundan gelen 5 bitlik iki tabanında ifade edilen faz bilgisinin 32 durumluk halkalı sayaçlara yüklenebilmesi için 5 bitlik bilginin 32 duruma çevrilmesi için 5’den 32’ye kod çözücüye ihtiyaç vardır. AMS H35 tasarım kitinde böyle bir dijital devre bloğu bulunmadığı için baştan tasarlanmıştır. 5’den 32’ye kod çözücü tasarımı için en kolay yol olan 2’den 4’e kod çözücü olu

turulan bloklar ile 3’ten 8’e kod çözücü oluşturmak ve oluşturulan 3’te

çözücüler kullanarak 5’ten 32’ye kod çözücü tasarlamaktır. Bu amaçla tasarlana 2’den 4’e kod çözücü Şekil 2.4’te, 3’ten 8’e kod çözücü ise Şekil 2.5

od çözücü tasarımı ise Şekil 2.6’da verilmiştir.

u, tamponlar ve sinyal girişleri (sadece ilk 4

Sisteme entegre edilen SPI arayüzü faz atama için herhangi bir adres bilgisine yada ının ya da sonunun sıfırlar eklenerek belirli sayıya tamamlanmasına ihtiyaç duymamaktadır. Ayrıca SPI arayüzü ile atanan faz değerleri geri okunamamaktadır. Bu haliyle demetleyici

undan gelen 5 bitlik iki tabanında ifade edilen faz bilgisinin 32 durumluk halkalı sayaçlara yüklenebilmesi için 5 bitlik bilginin 32 duruma H35 tasarım kitinde tan tasarlanmıştır. 5’den 32’ye kod çözücü tasarımı için en kolay yol olan 2’den 4’e kod çözücü oluşturmak ve şturulan 3’ten 8’e kod çözücüler kullanarak 5’ten 32’ye kod çözücü tasarlamaktır. Bu amaçla tasarlanan Şekil 2.5’te, 5’ten 32’ye

23

Şekil 2.4: 2’den 4’e kod çözücü

5’ten 32’ye kod çözücü tasarımı tamamlandıktan sonra bu kod çözücüleri halkalı sayaçlar ile SPI iletişim blo

2.7’de verilmiştir.

24

Şekil 2.6: 5’ten 32’ye kod çözücü

5’ten 32’ye kod çözücü tasarımı tamamlandıktan sonra bu kod çözücüleri halkalı sayaçlar ile SPI iletişim bloğu arasına konulmuştur. Bu bloğa ait devre sembolü 5’ten 32’ye kod çözücü tasarımı tamamlandıktan sonra bu kod çözücüleri halkalı

Şekil

SPI arayüzü ve kod çözücülerin birle 2.8’de verilmiştir.

Şekil 2.8’de devre ş 2.9’da verilmiştir.

25

Şekil 2.7: 5'ten 32'ye kod çözücü devre sembolü

SPI arayüzü ve kod çözücülerin birleşiminden oluşan dijital kontrol devresi

Şekil 2.8: Dijital kontrol devre şeması

ekil 2.8’de devre şeması verilen dijital kontrol devresinin devre sembolü kod çözücü devre sembolü

jital kontrol devresi Şekil