3. DİJİTAL HSA EMÜLATÖRÜ YAPILARI
3.2 CASTLE Yapısı
CASTLE 1999 yılında 0.35μm, üç metal katman CMOS teknolojisi kullanılarak ASIC bir tümdevre olarak tasarlanmıştır. Bu tümdevre bünyesindeki 24 adet işlem birimi (processor unit) ile HSA’nın dijital emülasyonunu gerçekleştirmektedir. İşlem birimleri tümdevre üzerinde düzlemsel (matrisel) bir dağılım göstermektedir. Tümdevrenin hızı, 12 bit doğrulukta, bir iterasyon için işlem birimi başına 24 ns/hücre’dir (Keresztes vd., 1999). 2002
32 bit veri yolu
SCSI Bağlantısı NCR53C71 SCSI Arayüz İşlemcisi 8031 Mikro- denetleyici 2× TMS 320C40 2× TMS 320C40 2× TMS 320C40
yılında, CASTLE yapısındaki işlem birimi ardışık düzen yapısına sahip hale getirilerek hızı arttırılmıştır. Tasarlanan yapı Xilinx firmasının Virtex FPGA ailesinde denenmiştir. FPGA üzerinde gerçeklenen CASTLE, ardışık düzenli CASTLE, çarpıcı ve toplayıcıların da ardışık düzenli CASTLE yapıları için elde edilen hızlar sırasıyla, 6 bit doğrulukta, bir iterasyon için işlem birimi başına 35 ns/hücre, 9 ns/hücre ve 6 ns/hücre’dir (Hidvégi vd., 2002, 2003). CASTLE yapıları hızlı olmalarına rağmen, çalışma prensipleri kaydırmalı yazmaçlara (shift registers) dayandığından FPGA üzerindeki gerçeklemelerinde fazla donanım kullanırlar. Bu durum, FPGA üzerinde az işlem birimi gerçeklenmesine neden olur. Nagy ve Szolgay’ın (2002) yayımında verilen Falcon yapısı FPGA için daha uygundur. Falcon yapısı CASTEL yapısının FPGA için yeniden tasarlanmış ve çok katmanlı HSA emülasyonunu da gerçekleştirmesi için geliştirilmiş halidir.
CASTLE ve Falcon yapılarındaki işlemler 2.4.1 bölümünde anlatılan TSA ile AZ-HSA modeli temel alınarak gerçekleştirilir.
CASTLE yapısı matris şeklinde dizilmiş işlem birimleri ve bu işlem birimlerinin kontrolünü sağlayan bir kontrol birimden oluşur. Bu yapı Şekil 3.2’de gösterilmiştir.
Şekil 3.2 CASTLE yapısının blok diyagramı (Keresztes vd., 1999).
Yatay olarak sıralanmış işlem birimleri görüntünün dikey olarak kesilmiş şeritleri üzerinde işlem yaparlar. Örneğin, elimizdeki görüntünün genişliği x ekseninde (yatay eksende) 240 piksel olsun ve x eksenindeki işlem birimi sayısı da 6 olsun. Bu durumda her işlem birimi 240/6=40 piksel genişliğindeki bir resim üzerinde işlem yapacaktır. Bir işlem biriminin işleyeceği resmin y ekseni üzerindeki piksel sayısı orijinal resimdeki kadardır, yani işlem birimi sayısı ile değişmez. Dikey olarak sıralanmış işlem birimleri, yatay eksende sıralanmış
Global Kontrol Birimi
İşlem Birimi
global komut yolu
İşlem
Birimi Birimi İşlem
İşlem Birimi İşlem Birimi İşlem Birimi İşlem Birimi İşlem Birimi İşlem Birimi
işlem birimlerinin çıkış değerlerini alarak bir sonraki iterasyon işlemini gerçekleştirirler. İşlem biriminin yapısı Şekil 3.3’de verilmiştir.
Şekil 3.3 CASTLE işlem biriminin yapısı (Keresztes vd., 1999).
IBUS1, IBUS2, IBUS3, CBUS, TBUS, LBI ve RBI yollarıyla (bus) veriler ve kontrol komutları işlem bitimine girer. OBUS1, OBUS2, OBUS3, LBO ve RBO yollarıyla da veriler işlem biriminden dışarı çıkar. IBUS1 u giriş ve kl x n durum değerlerini, IBUS2 kl( )
( )
T Is. ij veij
g değerlerini, IBUS3 TSij kullanılacak şablon numarasını işlem birimine taşır. LBI ve RBI soldaki ve sağdaki işlem birimlerinden, işlenen resmin sınır değerlerini işlem birimine taşırken, LBO ve RBO soldaki ve sağdaki işlem birimlerine işledikleri resimlerin sınır değerlerini gönderir. CBUS zamanlama ve kontrol işaretlerini işlem birimine taşır. TBUS ise şablondaki sayı değerlerini işlem birimindeki şablon belleğine yazar. Şablon belleği, resim işlenmeye başlamadan önce işlem birimine yüklenir. İşlem biriminden çıkan OBUS1, OBUS2 ve OBUS3, sıra ile yeni durum değerlerini, gij değerlerini ve kullanılacak şablon numaralarını bir sonraki (altındaki) işlem birimine iletir.
HSA emülatörünün hızlı çalışabilmesi için izlenen strateji, tümdevre (veya FPGA) dışındaki belleğe erişimin olabildiğince az sayıda tutulmasıdır. Bunun nedeni, belleğe erişim hızının tümdevrenin çalışma hızına göre oldukça yavaş olmasıdır. Bu nedenle bir iterasyon için gerekli olan bütün durum (x ) ve kl gij değerleri bu değerlere olan ihtiyaç sona erene kadar tümdevre içinde saklanmalıdır. Bu amaçla öncelikle işlenecek resme ait ince yatay bir kesit tümdevrenin iç belleğine alınır. Bu kesit şablonun 3×3 veya 5×5 olmasına göre değişim
YAZMAÇ DİZİSİ ZAMANLAMA ve KONTROLA ARITMETIK BİRİM ŞABLON BELLEĞİ MUX’lar KONTROL ve DURUM SİNYALLERİ ( ). s ij T I ij g ( ) kl x n kl u ij TS , , ˆ ˆ ij kl ij kl A B
gösterir. 3×3 şablon için resmin 3 satırının durum (x ) değerleri işlem biriminin içine alınır kl
ve bu değerler işlem görürken 4. satırın durum (x ) değerleri boş bir yazmaç (register) kl
bölgesine dış bellekten yüklenir. Bu durum Şekil 3.4 de gösterilmiştir.
Şekil 3.4 Durum değerlerinin tümdevrenin iç belleğinde saklanışı ve bir pikselin bir sonraki durum değerinin hesaplanması için gerekli bölge (Keresztes vd., 1999).
İşlem birilerinin diziliminde, yatay eksende bulunan işlem birimlerinin sayısı arttıkça birim zamanda dış bellekten alınması gereken veri miktarı da (birim zamanda işlenen hücre sayısındaki artıştan dolayı) artar. Bu artış tasarlanan sistemin yapısına göre bir noktada sınırlanır, yani dış belleğin giriş\çıkış hazının sınırına ulaşılır. Bu sınıra ulaştıktan sonra, dikey konumda yerleştirilmiş işlem birimlerinin sayısını arttırmak gerekir. Dikey konumda yerleştirilmiş işlem birimleri, verilerini (x , kl gij, TSij) bir önceki işlem birimi dizisinden alırlar ve piksellere ait durumlar için bir iterasyon gerçekleştirerek yeni durumları bulurlar (2.16). Bu işlem birimlerinin işleme başlayabilmesi için durumların üç satır için oluşmasını beklemeleri gerekir ve bu satırlar da tümdevre içerisinde saklanır. Dikey işlem birimi sayısını sınırlayan durum çip alanı içinde oluşturulabilecek işlem birimi miktarıdır. Dikey işlem birimi sayısı ne kadar fazla olursa, çıkış değerleri dış belleğe yazmadan önce o kadar fazla iterasyon gerçekleştirilir. Böylece dış beleğe erişim miktarı azaltılmış olur. Sistemin yazmaç (register) yapısı Şekil 3.5’de verilmiştir.
Şekil 3.5 CASTLE işlem biriminin yazmaç (register) yapısı (Keresztes vd., 1999).
şablon seçimi e e e e e e e e
Sistemde temel olarak üç adet kaydırmalı yazmaç (shift register) yolu mevcuttur. IBUS1 yolunun bağlı olduğu ilk yazmaç hesaplamada kullanılmayan tampon yazmaçtır ve işlem biriminin işleyeceği resim alanında bir satırdaki e adet durumu içerir. Hesaplama işlemi bittiğinde bu yazmaçtaki değerler (e adet) bir alttaki yazmaç gurubuna yüklenir. IBUS2 hesaplamada kullanılacak gij veya
( )
T Is. ij değerlerini taşır. Bu değerler, sıra ile bir sonraki durum veya gij değeri hesaplanacak her piksel için bir tanedir. Örneğin, her piksel için ayrı bir gij değeri mevcuttur. IBUS3 ise bir sonraki durum değeri hesaplanacak hücrenin hangi şablona göre işlem göreceği bilgisini taşır. Sistem içinde 16 ayrı şablon seçilebilmektedir ve bu şablonlar her hücre için ayrı ayrı seçilebilir. ARL_1, ARL_2 ve ARL_3 kaydırmalı yazmaçları aritmetik birim tarafından işlem görecek verileri saklar. Aritmetik birimin basitleştirilmiş blok diyagramı Şekil 3.6’da, durum diyagramı ise Şekil 3.7’de verilmiştir.Şekil 3.6 CASTLE’ın aritmetik birim yapısı.
Şekil 3.7 Aritmetik birimin durum diyagramı.
Aritmetik birim üç adet çarpıcı üç adet toplayıcı ve iki adet akümülatörden (ACC, ACT) oluşmaktadır. Öncelikle, hesaplamada kullanılacak sabit değer ( gij veya
( )
T Is. ij) geçici akümülatöre (ACT) yüklenir. Üç adet çarpıcı önce ilk satırdaki üç durumu bu durumlara ait şablon değerleri ile çarpar, çıkan sonuçlar ve ACT’ye yüklenen sabit, üç adet toplayıcıpencerenin aktif satırı
ARL_1 ARL_2 ARL_3 OP1 OP2 OP3 OP7
tarafından toplanarak sonuç ACC’ye oradan da ACT’ye yazılır. Sonra işlem birimi bir alt satırdaki üç durumu bu durumlara ait şablon değerleri ile çarpar. Bu işlem için kaydırmalı yazmaçlardaki soldan ilk üç durumun değeri yukarıdan aşağıya doğru döndürülür (vertical shift (VS)). Bu döndürme işlemi üç kere tekrarlandığında hücrenin (pikselin) bir sonraki durum değeri hesaplanmış olur. Bu işlem tamamlandığında bir yandaki hücrenin bir sonraki durumunun hesaplanması amacıyla tüm kaydırmalı yazmaçlar sola döndürülür (horizontal shift (HS)) ve bir sonraki hücrenin yeni durumunun hesaplama işlemi başlar. IBUS2 ve IBUS3 de bu sola döndürme esnasında kaydırılır ve yeni hesaplanacak piksel için gij ve
kullanılacak şablonun numarasını işlem birimine iletir. Şekil 3.5’deki yazmaç şemasındaki “0” ve “M” pikselleri, sol ve sağdaki işlem birimlerine ait bölgelerdeki sınır piksellerinin durum değerlerini içerir.