2 3.2 Kesikli zaman doğrusal, zamanda değişmez sistemler

(1)

Sayfa 1

hafta 5:

DOĞRUSAL, ZAMANDA DEĞİŞMEZ (DZD) SİSTEMLER LINEAR, TIME INVARIANT (LTI) SYSTEMS

İçindekiler

3.1 Hem doğrusal, hem zamanda değişmez sistemler ... 2

3.2 Kesikli zaman doğrusal, zamanda değişmez sistemler ... 6

3.2.1 Katlama toplamı ile kesikli zaman, doğrusal, zamanda değişmez sistemlere ait çıktının hesaplanması ... 6

3.2.2 Grafik yöntemi ile kesikli zaman doğrusal, zamanda değişmez sistemlere ait çıktının hesaplanması ... 8

3.2.3 Kesikli zaman doğrusal, zamanda değişmez sistemler için bir örnek ... 12

Örnek problem ... 12

3.3 Sürekli zaman doğrusal, zamanda değişmez sistemler: Katlama İntegrali ... 15

3.3.1 Sürekli zaman doğrusal, zamanda değişmez sistemler için bir örnek ... 15

(2)

Sayfa 2

BÖLÜM 3:

DOĞRUSAL, ZAMANDA DEĞİŞMEZ (DZD) SİSTEMLER LINEAR, TIME INVARIANT (LTI) SYSTEMS

“Bölüm 2, Sistemler” kısmında anlatılan sistemler içinde çok özel bir alt sistem bulunmaktadır. Bu sistem hem doğrusal hem de zamanda değişmez bir sistem olarak tanımlanabilecek olan DZD (Doğrusal Zamanda Değişmez) ya da Linear Time Invariant (LTI) sistemler olarak adlandırdığımız ve literatüre adını altın harflerle yazdırmış sistemlerdir. Bu sistemleri bu kadar özel ve önemli yapan iki neden vardır. Bu nedenlerden ilki; bu sistemlerin elektrik-elektronik mühendisliğinde kendiliğinden, doğal olarak ortaya çıkmalarıdır. Yani diyebiliriz ki, herhangi bir ihtiyaç için tasarlanan bir sistem DZD-LTI özelliği taşımaktadır. İkinci neden ise LTI sistemlerin çok kolay modellenebilmesi, sistemin çıkış-giriş arasındaki ilişkinin matematiksel olarak açık ve net bir biçimde analitik olarak ifade edilebilmesidir. Tüm sistemler içinde DZD-LTI sistemleri bu kadar önemli ve popüler yapan bu iki neden, yumurta-tavuk ilişkisi gibi ortaya çıkmaktadır: Analitik olarak ifade edilebilen bir sistemin tercih edilmesi, tercih edilen bir sistemin analitik olarak ifade edilebilmesi ya da edilebilir hale gelecek şekilde düzenlenmesi.

Şekil 3.1’de DZD bir sisteme ait blok diyagram sunulmuştur. Bu sistemi herhangi bir sistemden ayıran en önemli özellik çıkış sinyalinin giriş sinyali cinsinden matematiksel olarak ifade edilebiliyor olmasıdır.

Şekil 3.1 Sürekli zaman doğrusal zamanda değişmez (DZD-LTI) sistem blok diyagramı.

Bu kitap içinde bu bölüm, sistemler içinde DZD sistemler kadar özel bir yer tutmaktadır. Doğrusal sistem teorisini anlayabilmenin esası DZD-LTI sistemleri anlamadan geçer. Bu nedenle Şekil 3.1’de verilen sürekli zaman DZD sistemine ait çıkış-giriş ilişkisi ezbere bir formül ile verilmeyecek; öğrencinin bu ilişkiyi anlaması, kavraması, daha da önemlisi içselleştirmesi hedeflenecektir.

3.1 Hem doğrusal, hem zamanda değişmez sistemler

“Bölüm 2-Sistemler” kısmına geri dönersek:

Doğrusal (linear) bir sistem çok basit iki özelliğe sahiptir: Toplanırlık (additivity) ve Homojenite (homogeneity).

a) Toplanırlık: Sisteme 𝑥₁(𝑡) sinyali girdiğimizde 𝑦₁(𝑡) sinyalini ve 𝑥₂(𝑡) sinyali girdiğimizde 𝑦₂(𝑡) sinyalini elde ediyorken; 𝑥1(𝑡) + 𝑥₂(𝑡) sinyalini girdiğimizde 𝑦1(𝑡) + 𝑦₂(𝑡) sinyalini elde ediyor isek sistem doğrusallığın ilk basamağını geçmiştir.

b) Homojenite: Sisteme 𝑥1(𝑡) sinyali girdiğimizde 𝑦1(𝑡) sinyalini elde ediyorken, 𝑎𝑥1(𝑡) sinyalini girdiğimizde 𝑎𝑦1(𝑡) sinyalini elde ediyor isek (𝑎 herhangi bir sabit olmak üzere) sistem artık doğrusaldır diyebiliriz.

Sistem

𝑥(𝑡) 𝑦(𝑡)

(3)

Sayfa 3 Bu durumda; a ve b şıklarını birleştirerek, süperpozisyon (superposition) özelliğini sağlayan sistemler doğrusal sistemlerdir. Başka bir deyişle; ax1(t) + bx₂(t) sinyalini girdiğimizde ay₁(t) + by₂(t), (a ve b herhangi iki sabit olmak üzere) çıkış sinyalini elde ettiğimiz sistemlere doğrusal sistemler diyebiliriz.

Zamanda değişmezlik ise bir sistemin girişinde t0 kadar gecikme oluyorsa, çıkışında da t0 kadar gecikme olmasıdır. Bu durumda sistem zamanda değişmezdir (time invariant). Bir sisteme x(t) sinyalini girdiğimizde y(t) sinyalini elde ediyorken, x(t − t₀) sinyalini girdiğimizde çıkış aynı miktarda gecikerek y(t − t₀) çıkış sinyalini veriyorsa sistem zamanda değişmez (time invariant) bir sistemdir.

Şimdi bakalım, verilen bu iki önemli özellik özümsenebilmiş mi? Anlatım ve gösterim kolaylığı nedeniyle ispat ve açıklamalar kesikli zamanda verilecek, formüller daha sonra sürekli zamana taşınacak ve en son sürekli zamanda verilen (ispatlanan) formüllerin fiziksel anlamları açıklanacaktır.

Lütfen burayı dikkatli ve iyi okuyun; anlamaya, özümsemeye çalışın. Matematik yolu ile her şey mümkün olduğunca basit anlatılacak, ancak olması gerekenden daha basit olmasına izin verilmeyecektir.

En temel ve en basit kesikli zaman dizisi birim dürtü (unit impulse) sinyalini tekrar ele alalım.

Eşitlik 3.1’deki tanımdan yola çıkarak birim dürtü dizisini çok kolay anlayabiliriz. n = 0 anında değeri 1 olan, diğer tüm kesikli zamanlarda değeri 0 olan sinyale birim dürtü dizisi diyebiliriz.

Şekil 3.2’de kesikli zaman birim dürtü dizisi sunulmuştur.

Şekil 3.2 Kesikli zaman birim dürtü dizisi.

Şimdi bu diziyi herhangi bir sisteme girdi olarak verdiğimizi, beslediğimizi düşünelim.

-8 -6 -4 -2 0 2 4 6 8

-2 -1.5 -1 -0.5 0 0.5 1 1.5 2

n

Kesikli Zaman Birim Durtu Fonksiyonu

δ[n] = {0, 𝑛 ≠ 0

1, 𝑛 = 0 (3.1)

(4)

Sayfa 4 Şekil 3.3 Girişi birim dürtü dizisi olan kesikli zaman sistemi.

Sistem ne olursa olsun bu girdiye bir çıktı, bir tepki verecektir. Şekil 3.3’te verilen sisteme dürtü verildiğinde sistemin verdiği tepki “dürtü tepkisi” olarak adlandırılacaktır. Dikkat edelim, aslında giriş sinyali x[n] = δ[n] olduğunda y[n] = h[n] halini almaktadır. Yani δ[n] ve h[n] fonksiyonları sırasıyla girdi ve çıktı sinyallerinin özel birer halidir. Tabidir ki sistem değiştikçe aynı giriş sinyali için sistem farklı çıkış sinyalleri üretecektir. Bu durumda artık dürtü tepkisi sinyalinin adını koymamız gerekir. Her şeyi mümkün olduğunca basit hale getirebilmek adına Şekil 3.3’te verilen sistemin dürtüye verdiği tepki, h[n] = δ[n − 3], Şekil 3.4’te verilen üç birim kaymış birim basamak fonksiyonu olarak alalım.

Şekil 3.4 Şekil 3.3’te verilen kesikli zaman sisteminin dürtü sinyaline verdiği tepki.

Şekil 3.3’te verilen sistem çok basit bir biçimde kendisine verilen girdi sinyalini üç birim bekletmiş ve olduğu gibi çıkışına yansıtmıştır. Bu durumda sistemin ne yaptığını kestirmek güç değildir. Kendisine verilen giriş sinyalini belli bir süre beklettikten sonra çıkışa vermektedir. Sistem basit bir geciktirme (delay) sistemi, devresidir.

Şu anda arkanıza yaslanıp bu kadar iddialı bir kitap neden bana bu kadar basit bir içerik sunuyor diye kendinize soruyor olabilirsiniz. Ancak unutmamak gerekir ki en karmaşık yapıların bile basit bir temeli vardır. Bakalım bu temeli iyi atabiliyor muyuz?

Bölüm başlığı olan doğrusal zamanda değişmez sistemlere dönecek olur isek; Şekil 3.3’te sunulan sistemin hem zamanda değişmez, hem de doğrusal olduğunu ispatlayınız. Zamanda değişmezlik ile bir sistemin girişinde t₀ kadar gecikme oluyorsa, çıkışında da t₀ kadar gecikme olması gerekir. O zaman giriş iki birim kaydığında çıkışda iki birim kaymalıdır. Yani giriş sinyali x[n] = δ[n − 2] olduğunda çıkış sinyali y[n] = δ[n − 5] olmalıdır. Hatırlatmak zorundayım ki bu durum sadece zamanda değişmez sistemler için geçerli olacaktır. Diğer sistemler için böyle bir durum geçerli değildir.

Zamanda değişmezlik konusunu tamamladığımıza göre bir de doğrusallık konusuna el atmamızda fayda vardır. Şekil 3.3’te verilen sistemin doğrusal olması durumunda x[n] = δ[n] + 2δ[n − 2] sinyaline ne tepki vereceğini irdeleyelim. Biraz önce arkasına yaslananlar, içeriğin eskisi kadar basit olmadığını düşünmeye başladılar diye düşünüyorum. Ancak panik yapmayı gerektirecek bir durum yok. Başımız sıkıştıkça tanımları okuyup anlamaya ve tanımları çağırıp, bu tanımlardan yardım almaya devam edelim. Madem sistemimiz doğrusal; girdi sinyalinin her bir elemanını ayrı ayrı inceleyebiliriz.

-8 -6 -4 -2 0 2 4

-2 -1.5 -1 -0.5 0 0.5 1 1.5 2

n

dirak[n-2]

-8 -6 -4 -2 0 2 4

-2 -1.5 -1 -0.5 0 0.5 1 1.5 2

n

dirak[n-3]

Sistem

𝛿[𝑛] ℎ[𝑛]

(5)

Sayfa 5 Süperpozisyon (superposition) özelliği bize bu hakkı sunmaktadır. Sistemin x[n] = δ[n] girdisine ne çıktı verdiğini biliyordum. Benzer şekilde sistem zamanda değişmez olduğu için x[n] = δ[n − 2] girdisi için de ne çıktı vereceğini biliyorum. Madem sistemin yeni girdisi x[n] = δ[n] + 2δ[n − 2], bu durumda çıkış sinyalini hesaplamak için giriş sinyalinin ilk kısmına aynen, ikinci kısmına ise daha önce zamanda değişmezlik özelliğini kullanarak bulduğum çıktının iki katı ile çarpıp toplayarak hesaplayabilirim: y[n] = δ[n − 3] + 2δ[n − 5]. Bu hesabı yaparken sistemin hem zamanda değişmez, hem de doğrusal olduğunu varsaydığımızı (Sizin de bunu ispatladığınızı) unutmayalım.

Tüm bu analiz sırasında yaptığımız işlemleri incelersek çok daha genel bir sonuca varabiliriz. İddialı bir genel sonuca: Herhangi bir doğrusal, zamanda değişmez sistemin, herhangi bir giriş sinyaline vereceği tepkiyi, yani çıkış sinyalini sadece birim dürtü sinyaline verdiği tepkiyi (dürtü tepkisini) bilerek hesaplayabiliriz. Diğer bir deyişle, doğrusal zamanda değişmez bir sistem için h[n] dürtü tepkisini biliyorsak, herhangi bir giriş sinyali için çıkış sinyalini hesaplayabiliriz. NASIL?

“Bölüm 1-Sinyaller” kısmından hatırlarsak, herhangi bir kesikli zaman ya da sürekli zaman sinyalini birim basamak sinyali cinsinden Eşitlik 3.2 ve Eşitlik 3.3’te görüldüğü gibi (sifting property, elek özelliği) ifade edebiliriz.

Bu durumda herhangi bir doğrusal, zamanda değişmez sistemin birim dürtü sinyaline verdiği tepkiyi biliyorsak; x[n] sinyalini birim dürtü sinyalinin zamanda kaymış ve genliği x[k] değerleri ile çarpılmış sinyallerin toplamı olarak ifade edebiliriz (sifting property, elek özelliği). x[k] sinyalinin k anındaki değerleri birer sabit olacağından doğrusallık özelliğinden ve sistemin dürtüye vereceği tepki de k kadar kaymış birim dürtü tepkisi h[n − k] olacağından zamanda değişmezlik özelliğinden dolayı Eşitlik 3.4’ü yazmamız mümkün olacaktır.

Eşitlik 3.4, hem doğrusal, hem de zamanda değişmez (Linear Time Invariant) sistemler için yazılabilecek çok özel bir eşitliktir ve katlama (convolution sum) toplamı olarak adlandırılır.

Eşitlik 3.4’ü bu kadar özel yapan, LTI bir sistem için birim dürtü tepkisini bilmemiz durumunda LTI sistemin herhangi bir giriş sinyaline vereceği tepkiyi hesaplayabiliyor olmamızdır. Eşitlik 3.4, birçok nedenden dolayı çok özel ve birçok özellikleri olan bir denklemdir. Bu özelliklerine girmeden sadece matematik kullanarak bu eşitliği sürekli zamana taşımamız mümkündür.

Eşitlik 3.5, sürekli zaman katlama integrali (convolution integral) olarak adlandırılır ve sürekli zaman DZD-LTI bir sistem için çıkış ile giriş arasındaki matematiksel bağlantıyı sunar.

x[n] = ∑ x[k]δ[n − k]

∞

k=−∞

(3.2)

x(t) = ∫ x(τ)δ(t − τ)

∞

−∞

dτ (3.3)

y[n] = ∑ x[k]h[n − k]

∞

k=−∞

(3.4)

(6)

Sayfa 6 Katlama integrali ve katlama toplamını anlayabilmek son derece önemlidir. Maalesef birçok öğrenci katlama integralini, katlama toplamının sürekli hale getirilmesi ile çözülebilecek bir problem olarak görmektedir. Oysa ilerleyen örneklerde görüleceği üzere sorun bundan biraz daha karmaşıktır.

3.2 Kesikli zaman doğrusal, zamanda değişmez sistemler

Katlama problemi birçok öğrenci tarafından basit olarak algılanır. Oysa sınavlarda verilen en basit örneği bile birçok öğrenci çözemez. Bunun temel nedeni katlama toplamı ve integralinin basite alınması ve iyi anlaşılamamasıdır. Katlama toplamını hafife almadan x[n] = δ[n] + 2δ[n − 2] giriş sinyalini, h[n] = δ[n − 3]dürtü tepkisine sahip LTI-DZD bir sisteme girdi olarak verdiğimizi varsayalım. Bakalım çıkış sinyalini, Eşitlik 3.4’teki katlama toplamını kullanarak hesaplayabilecek miyiz?

3.2.1 Katlama toplamı ile kesikli zaman, doğrusal, zamanda değişmez sistemlere ait çıktının hesaplanması

Katlama toplamına alıcı gözle baktığımızda, ilk bakıştaki kadar basit bir toplama işlemi olmadığını hemen anlarız. Bu toplamın 𝑘 ve 𝑛 olmak üzere iki adet değişkeni bulunmaktadır. 𝑘 değeri eksi sonsuzdan, artı sonsuza kadar değişmektedir, ancak 𝑛 değeri nedir ve nasıl değişmektedir? 𝑛 değeri 𝑦[𝑛] sinyalinin zaman indisi olduğundan 𝑦[𝑛] sinyalinin kesikli zaman için müstakbel tüm değerlerini almalıdır. İdeal durumda 𝑛 değeri de eksi sonsuzdan artı sonsuza kadar değişmelidir. YANİ, 𝑛 değişkeninin herhangi bir değeri için k üzerinden sonsuz adet çarpma ve sonsuz adet toplama yapılacaktır. Benzer şekilde 𝑛 değerinin bir sonraki değeri içinde yeniden 𝑘 üzerinden sonsuz adet çarpma ve sonsuz adet toplama yapılması gerekecektir.

Şekil 3.5’te önceki bölümlerde detaylı olarak irdelediğimiz girdi sinyali 𝑥[𝑛] ve LTI sistem ℎ[𝑛] alt alta çizilmiştir.

y(t) = ∫ x(τ)h(t − τ)

∞

−∞

dτ (3.5)

(7)

Sayfa 7 a.

b.

Şekil 3.5. a. Girdi sinyali 𝑥[𝑛] ve B. LTI sistem ℎ[𝑛].

Şimdi matematik kullanarak 𝑦[𝑛] çıkış sinyalini hesaplayalım. Ben toplama işleminde başım her sıkıştığında sigma operatörünü açma yoluna gitmişimdir. Şu ana kadar hep işe yarayan bir teknik olmuştur. Aşağıda verilen tüm 𝑛 değerleri için katlama toplamını kendiniz hesap edin, katlama toplamının ne kadar karmaşık bir işlem olduğunu kendiniz tecrübe edin.

𝑛 = −∞, 𝑦[𝑛] = 0 𝑛 = −10, 𝑦[𝑛] = 0

𝑛 = 0, 𝑦[𝑛] = 𝑥[0]ℎ[0 − 0] + 𝑥[1]ℎ[0 − 1] + 𝑥[2]ℎ[0 − 2] = 0 𝑛 = 3, 𝑦[𝑛] = 𝒙[𝟎]𝒉[𝟑 − 𝟎] + 𝑥[1]ℎ[3 − 1] + 𝑥[2]ℎ[3 − 2] = 1

𝑛 = 4, 𝑦[𝑛] = 𝑥[0]ℎ[4 − 0] + 𝒙[𝟏]𝒉[𝟒 − 𝟏] + 𝑥[2]ℎ[4 − 2] + 𝑥[3]ℎ[4 − 3] = 0

-8 -6 -4 -2 0 2 4 6 8

-1 -0.5 0 0.5 1 1.5 2 2.5 3

n

x[n]

-8 -6 -4 -2 0 2 4 6 8

-1 -0.5 0 0.5 1 1.5 2 2.5 3

n

h[n]

(8)

Sayfa 8 𝑛 = 5, 𝑦[𝑛] = 𝑥[0]ℎ[5 − 0] + 𝑥[1]ℎ[5 − 1] + 𝒙[𝟐]𝒉[𝟓 − 𝟐] + 𝑥[3]ℎ[5 − 3] = 2

𝑛 = 6, 𝑦[𝑛] = 0

Bu durumda 𝑦[3] = 1 ve 𝑦[5] = 2 olup diğer tüm n değerleri için sıfır olarak hesaplanan dizi 𝑦[𝑛] = 𝛿[𝑛 − 3] + 2𝛿[𝑛 − 5] olmalıdır.

Acaba bu işlemin kolay bir yolu var mıdır? Yoksa 𝑛, kesikli zaman değişkeninin tüm değerleri için tek tek çıkış sinyalinin sıfırdan farklı olup olmadığını kontrol etmek mi gerekmektedir?

3.2.2 Grafik yöntemi ile kesikli zaman doğrusal, zamanda değişmez sistemlere ait çıktının hesaplanması

Eşitlik 3.4 dikkatle incelendiğinde ℎ[𝑛 − 𝑘] sinyalini, ℎ[𝑘] sinyalinin (𝑘, artık burada bağımsız değişken, 𝑛 ise sabit bir tam sayı olmak üzere) zamanda ters çevrilmiş (time-reversed, -k) ve 𝑛 kadar kaydırılmış formu [n-k] olarak düşünebiliriz. Dolayısıyla ilk olarak Şekil 3.6.a’da görülen ℎ[𝑘] sinyalinin, Şekil 3.6.b’de görüldüğü gibi y-eksenine göre simetriği alınarak ℎ[−𝑘] sinyalini elde etmek gerekmektedir.

Tahmin edileceği üzere bir sonraki adım, ℎ[−𝑘] sinyalini kullanarak ℎ[𝑛 − 𝑘] sinyalini elde etmek olacaktır. Şekil 3.6.b’deki ℎ[−𝑘] sinyaline 𝑛 pozitif sayısı eklendiğinde ℎ[−𝑘] sinyalini 𝑛 kadar sağa, 𝑛 negatif sayısı eklendiğinde ise ℎ[−𝑘] sinyalini 𝑛 kadar sola kaydırmış olup, oluşturulan ℎ[𝑛 − 𝑘]

sinyalini 𝑥[𝑘] sinyali ile çarpıp toplayacak hale getirmiş olacağız.

a. b.

Şekil 3.6 a. ℎ[𝑘] sinyali ve b. ℎ[−𝑘] sinyali.

Eşitlik 3.4’te 𝑘 değerini −∞’dan +∞’a kadar değiştireceğimiz için, Şekil 3.6.b’deki ℎ[−𝑘] sinyaline 𝑛 =

−2 ekleyerek bu sinyali iki birim sola kaydırmaya ve 𝑥[𝑘] ile buluşturmaya çalışacağız.

-8 -6 -4 -2 0 2 4 6 8

-1 -0.5 0 0.5 1 1.5 2 2.5 3

k

h[k]

-8 -6 -4 -2 0 2 4 6 8

-1 -0.5 0 0.5 1 1.5 2 2.5 3

k

h[-k]

(9)

Sayfa 9 a.

b. c.

d. e.

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

x[k]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

h[-2-k] (y[-2] hesabı için n=-2)

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

h[1-k] (y[1] hesabı için n=1)

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

x[k]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

n=-2 İçin Hesap Yapılırken y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

n=1 İçin Hesap Yapılırken y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

x[k]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

x[k]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

x[k]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

(10)

Sayfa 10

f. g.

h. i.

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

x[k]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

x[k]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

x[k]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

(11)

Sayfa 11

j. k.

l. m.

n. o.

Şekil 3.7 a. 𝑥[𝑘] sinyali,

𝑛 = −2 için b. ℎ[−2 − 𝑘] ve c. 𝑦[−2] hesabı, 𝑛 = 1 için d. ℎ[1 − 𝑘] ve e. 𝑦[1] hesabı, 𝑛 = 3 için f. ℎ[3 − 𝑘] ve g. 𝑦[3] hesabı,

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

x[k]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

x[k]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

n

y[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

x[k]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3

k

(12)

Sayfa 12 𝑛 = 4 için h. ℎ[4 − 𝑘] ve i. 𝑦[4] hesabı,

𝑛 = 5 için j. ℎ[5 − 𝑘] ve k. 𝑦[5] hesabı, 𝑛 = 6 için l. ℎ[6 − 𝑘] ve m. 𝑦[6] hesabı ve

𝑛 = 7 için n. ℎ[7 − 𝑘] ve o. 𝑦[7] hesabı ile 𝑦[𝑛] dizisinin tamamının hesaplanması

Şekil 3.7.a 𝑥[𝑘] sinyalini, Şekil 3.7.b ise ℎ[−2 − 𝑘] sinyalini göstermektedir. ℎ[−2 − 𝑘] sinyali, 𝑥[𝑘]

sinyali ile çakışmadığı için (daha doğrusu 𝑥[𝑘] sinyalinin sıfırdan farklı değerleri, ℎ[−2 − 𝑘] sinyalinin sıfır değerli noktalarıyla çakıştığı için), Şekil 3.7.c’de görülen 𝑦[𝑛] sinyalinin 𝑛 = −2 için değeri 0 olarak elde edilmiştir. Benzer şekilde 𝑛 = 1 için ℎ[1 − 𝑘] sinyali, 𝑥[𝑘] sinyali ile çakışmadığı için Şekil 3.7.e’de görülen 𝑦[𝑛] sinyalinin 𝑛 = 1 için değeri yine 0 olarak elde edilmiştir.

ℎ[𝑛 − 𝑘] sinyali ile 𝑥[𝑘] sinyalinin ilk çakıştıkları noktanın 𝑛 = 3 için olduğu Şekil 3.7.f’den görülmektedir. Burada 𝑛 = 3 ve 𝑘 = 0 için, 𝑦[𝑛] hesabında sıfırdan farklı bir değer elde edilmiş ve bu değer 𝑛 = 3 için elde edildiği için Şekil 3.7.g’de 𝑦[3] = 1 olarak hesaplanmıştır. Yapılan hesapta çakışan tüm noktalar, sadece çakıştıkları değerlerle çarpılmış (ki burada ℎ[3 − 𝑘] = ℎ[3 − 0] = ℎ[3] = 1 ile 𝑥[𝑘] = 𝑥[0] = 1 çakışmış ve çarpımları sonucu 𝑦[3] = 1 olarak yazılmıştır) ve tüm çarpım toplamları (Diğer çakışan noktaların birbirleriyle çarpımı sıfır olduğu hatırlanmalıdır) 𝑦[3] hanesine yazılmıştır.

Şekil 3.7.h ve Şekil 3.7.i’de görüldüğü üzere 𝑛 = 3 ve 𝑘 = 0 için sıfırdan farklı değerli sayıların herhangi bir çakışması söz konusu olmadığı için 𝑦[4] = 0 olarak kaydedilmiştir.

Şekil 3.7’ye benzer şekilde bir diğer çakışma 𝑛 = 5 ve 𝑘 = 2 noktalarında gözlenmiş ve 𝑦[𝑛] hesabında sıfırdan farklı elde edilen bu değer 𝑛 = 5 için elde edildiği için Şekil 3.7.k’de 𝑦[5] = 2 olarak kaydedilmiştir (𝑦[3] = 1 ile birlikte). Burada ise ℎ[5 − 𝑘] = ℎ[5 − 2] = ℎ[3] = 1 ile 𝑥[𝑘] = 𝑥[2] = 2 çakışmış ve çarpımları sonucu 𝑦[5] = 2 olarak yazılmıştır.

Grafiksel katlama işlemi ile elde edilen sonuçlar, “3.2.1 Katlama toplamı ile kesikli zaman doğrusal, zamanda değişmez sistemlere ait çıktının hesaplanması” bölümünde yapılan matematiksel işlemler ile birebir aynı sonuçları verecektir.

Sonuç olarak, grafiksel katlama işleminde katlanacak sinyalin y-eksenine göre simetriği alındıktan sonra

−∞’dan +∞’a kadar kaydırılır ve katlanan diğer sinyal ile çakışan noktalarda Eşitlik 3.4’e uygun katlama toplamı yapılır.

3.2.3 Kesikli zaman doğrusal, zamanda değişmez sistemler için bir örnek

Katlama toplamının tamamen anlaşıldığını, gerek katlama toplamı formülünü kullanarak, gerekse grafiksel yöntemler ile katlama toplamı sonucunun (DZD-LTI sisteme ait çıkış sinyalinin) hesaplanabileceğinin anlaşıldığını varsaymaktayım. Şekil 3.8’de verilen örneği, çözümüne bakmadan hesaplayabiliyorsanız kesikli zaman doğrusal zamanda değişmez sistemlere ait katlama toplamı kavranmış demektir.

Örnek problem

(13)

Sayfa 13 Örnek problemi çözmeden önce aşağıdaki sorulara cevap arayınız.

 𝑦[𝑛] çıkış sinyali, 𝑛’in hangi değerinden başlar?

 𝑦[𝑛] çıkış sinyalinin uzunluğu nedir? 𝑦[𝑛] çıkış sinyali kaç elemanlıdır?

a.

b.

Şekil 3.8 Örnek olarak verilen a. 𝑥[𝑛] ve b. ℎ[𝑛] kesikli zaman sinyalleri.

Öğrenme zor ve zaman alan bir süreçtir. Bu örneği üç farklı şekilde çözmenizi talep edeceğim.

a) Katlama toplamı formülünü kullanarak, b) Grafiksel yöntem kullanarak ve

c) MATLAB ortamında bilgisayara çözdürecek kodu yazarak.

Doğal olarak tüm yöntemlerin tıpatıp aynı sonucu vermeleri gerekmektedir. Her bir yöntem için ortalama on dakika harcamanız gerekmektedir.

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3 4 5

n

x[n]

-8 -6 -4 -2 0 2 4 6 8

-1 0 1 2 3 4 5

n

h[n]

(14)

Sayfa 14 Şimdi tecrübeye dayalı birkaç tavsiye ve çözüm önerisi vermek istiyorum. Örnek problemi çözdüyseniz faydalı bir tavsiye olacaktır. Örnek problemi çözmek için en az yarım saat harcamadıysanız tamamen bir vakit kaybı olacaktır. Örnek problemi çözmek için vakit harcayıp çözemediyseniz çok daha dikkatli okumanız gerekecektir.

Tüm DZD-LTI sistemler için (kesikli ve sürekli zaman dâhil) genel bir kural olarak giriş sinyali ve dürtü tepkisi sinyalini 𝑛 = 0 orijin noktasına oturacak şekilde sağa veya sola kaydırın. Her bir sinyali ne kadar kaydırdığınızı not alın. Şimdi her iki sinyal orijin noktasından başladığına göre çıkış sinyaliniz 𝑦[𝑛], 𝑛 = 0 noktasından başlayacaktır. Dilediğiniz yöntem ile 𝑦[𝑛] çıkış sinyalini hesaplayın. Başlangıçta giriş ve dürtü tepkisi sinyallerini zamanda hangi yöne kaydırdıysanız biraz önce hesapladığınız 𝑦[𝑛] çıkış sinyalini aynı miktarda, ancak ters yönlere kaydırın. 𝑦[𝑛] çıkış sinyalinin hem genlik değerleri, hem de bu değerlerin yerleri doğru oldu. Şimdi neden yemek tarifi gibi bir yöntem önerdiğimizi ve daha da önemlisi neden çalışacağını açıklayalım. Özellikle bilgisayar programlama dillerinde diziler 0 ya da 1’den başlar. Dolayısıyla katlama toplamını MATLAB ya da C gibi bir programlama dilinde uygulamaya geçirirken negatif dizi indisi hatası ile karşılaşırsınız. Önerdiğim yöntem hem MATLAB ortamında, hem de elle yaptığınız hesaplamalarda çok işinize yaracaktır. Zira birçok durumda 𝑦[𝑛] çıkış sinyaline ait genlik değerleri doğru hesaplanmakta, ancak değerlerin yerleri yanlış hesaplanmaktadır. Verilen örneği çözdüyseniz Siz de iki dizinin ilk olarak nerede kesiştiği konusunda tereddüde düşmüşsünüzdür. Her iki dizinin (giriş sinyali ve dürtü tepkisi) sıfır noktasından başlaması durumunda tereddüt edilecek bir şey kalmamaktadır. Lütfen çıkış sinyalini aynı miktarda ancak ters yöne kaydırmayı unutmayın.

Şimdi gelelim çok daha önemli bir konuya: Önerilen yöntem neden çalışmaktadır? Sizin için problemi basite indirgeyeyim. Sadece giriş sinyalini orijine oturacak şekilde zamanda kaydırsam, katlama toplamını yaptıktan sonra çıkan sinyali ters yöne kaydırsam sonuca etki etmiş olur muydum? Hayır, olmazdım. Çünkü sistem zamanda değişmezdir. Zaten sistem doğrusal ve zamanda değişmez olmasa katlama işlemini kullanamazdım. Peki, aynı prosedürü hem giriş sinyaline, hem de dürtü tepkisine uygulayabilmem nasıl mümkün oldu? Demek ki zamanda değişmezlik özelliğinin yanı sıra katlama işlemi için yer değiştirme özelliği de geçerli olmalı: Giriş sinyali ile dürtü tepkisinin yerlerini değiştirdiğimde katlama toplamı ve katlama integrali için sonuç değişmiyor olmalı. Bunun ispatını yapmak ister misiniz?

Örnek soruyu çözmeye başlamadan önce verilen ikinci tartışma konusu son derece faydalı bir noktaya ışık tutmaktadır. Genlik değerlerini ve yerlerini bulduğunuz çıkış sinyalinin uzunluğu doğru mudur? Bu sorunun cevabı Size global bir doğrulama, sağlama imkanı verecektir.

 y[n] çıkış sinyalinin uzunluğu nedir? y[n] çıkış sinyali kaç elemanlıdır?

Çıkış sinyalinin uzunluğu, giriş ve dürtü tepkisi sinyallerinin uzunluklarının toplamından bir eksiktir. Giriş sinyalinin uzunluğu 𝑁, dürtü tepkisinin uzunluğu 𝑀 olmak üzere, 𝑁 + 𝑀 − 1 = 5 + 4 − 1 = 8 olarak bulunmalıdır.